公开(公告)号：CN119556105A

公开(公告)日：2025-03-04

申请号：CN202411769388.1

申请日：2024-12-04

Applicant: 北京时代民芯科技有限公司 ,  北京微电子技术研究所

Inventor： 王婷 ,  宋子雄 ,  高鹏 ,  李鑫 ,  张若寒 ,  张召 ,  王威 ,  李天江 ,  王铁凝 ,  刘然 ,  董亚宁 ,  刘莹 ,  郑诗琼 ,  吴天泽 ,  丁一乔

IPC: G01R31/28

Abstract: 本发明属于集成电路测试技术领域，具体涉及了一种针对FPGA的高分辨率路径延时测试系统及方法，旨在解决现有的测试方法难以高效且高分辨率地检测这些延时故障的问题。本发明包括：时钟输入模块生成工作与时钟参考，分别送至时钟延迟模块和输出采集模块。时钟延迟模块接收工作时钟，初始抽头设为0，生成延时时钟给测试向量生成模块，该模块据此产生测试激励信号驱动待测模块。输出信号返回输出采集模块，通过对比参考时钟评估电路功能。序列检测模块监控时钟延迟模块的抽头数，未达阈值则循环增加抽头数并重复测试流程；若达标，则终止测试。本发明降低了测试成本、增强了产品可靠性和质量保证，具备广泛的适用性和灵活性。