-
公开(公告)号：CN101847113B
公开(公告)日：2012-05-30
申请号：CN201010178954.3
申请日：2010-05-21
Applicant: 北京广利核系统工程有限公司 , 中国广东核电集团有限公司
IPC: G06F11/267 , G05B23/02 , G21D3/00 , G21C17/00
CPC classification number: Y02E30/40
Abstract: 一种系统测试确认装置及方法，包括测试系统和被测系统，测试系统包括一计算机模块，PLC模块组；所述的计算机模块是用于发布测试指令，显示收集被测系统处理后的信息并与测试指令进行校验，验证被测系统的安全性和正常运行；所述的PLC模块包括一中央处理器、至少两个I/O模块，多路分配模块和多路复用模块；PLC模块的中央处理器分别与测试系统的计算机和I/O模块连接，多路分配模块和多路复用模块分别与PLC模块连接和被测系统上的硬接线连接。通过采用本发明的多路复用和多路分配模块，在不影响测试效果的前提下有效降低了PLC模块中的I/O模块数量，降低了测试系统的成本。
-
公开(公告)号：CN101847113A
公开(公告)日：2010-09-29
申请号：CN201010178954.3
申请日：2010-05-21
Applicant: 北京广利核系统工程有限公司 , 中国广东核电集团有限公司
IPC: G06F11/267 , G05B23/02 , G21D3/00 , G21C17/00
CPC classification number: Y02E30/40
Abstract: 一种系统测试确认装置及方法，包括测试系统和被测系统，测试系统包括一计算机模块，PLC模块组；所述的计算机模块是用于发布测试指令，显示收集被测系统处理后的信息并与测试指令进行校验，验证被测系统的安全性和正常运行；所述的PLC模块包括一中央处理器、至少两个I/O模块，多路分配模块和多路复用模块；PLC模块的中央处理器分别与测试系统的计算机和I/O模块连接，多路分配模块和多路复用模块分别与PLC模块连接和被测系统上的硬接线连接。通过采用本发明的多路复用和多路分配模块，在不影响测试效果的前提下有效降低了PLC模块中的I/O模块数量，降低了测试系统的成本。
-
公开(公告)号：CN117762094A
公开(公告)日：2024-03-26
申请号：CN202311586377.5
申请日：2023-11-24
Applicant: 北京广利核系统工程有限公司
IPC: G05B19/418
Abstract: 本发明公开了一种核电厂设备接口系统的测试系统和方法。该系统包括：测试控制装置、可调节电源、DP主站和调理板卡。测试控制装置分别连接可调节电源、DP主站和调理板卡，用于控制可调节电源、DP主站和调理板卡分别向待测设备接口系统传输预设电源值、Profibus通信数据和DI输入指令，并接收待测设备接口系统的输出数据，以及根据输出数据判断待测设备接口系统测试是否通过。待测设备接口系统分为多个独立的功能子模块。本发明实施例的核电厂设备接口系统的测试系统和方法，高效、便捷地实现了对待测设备接口系统的全组合测试，提高了测试工作的充分性和全面性，并大幅降低了测试工作的时间成本，有助于缓解核电厂设备接口系统共因故障。
-
公开(公告)号：CN108829903B
公开(公告)日：2021-11-05
申请号：CN201711096856.3
申请日：2017-11-09
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
Abstract: 本发明属于核电控制的技术领域，为了解决现有技术中综合后仿真方法和形式化一致性验证方法分别存在的不足，提供一种判定FPGA冗余设计的代码与综合后电路一致性的方法和系统；所述方法包括：S1、分别检索FPGA代码中的第一关键词和综合电路对应网表文件中的第二关键词；S2、判断FPGA代码中第一关键词检索得到的第一信号名集合是否属于网表文件中第二关键词检索得到的第二信号名集合的子集；如果是，则综合后电路的信号一致性检测通过；S3、判断FPGA代码文件中声明的所有信号，在综合后电路对应网表文件中是否分别都有一个或多个有用逻辑单元与相应的信号连接；如果是，则综合后电路的逻辑一致性检测通过。
-
公开(公告)号：CN111766848A
公开(公告)日：2020-10-13
申请号：CN202010607873.4
申请日：2020-06-29
Applicant: 北京广利核系统工程有限公司
IPC: G05B23/02
Abstract: 本说明书提供一种仪控系统中子系统的拒动率验证方法和装置，包括：根据子系统的故障严重度权重和故障概率权重计算对应的子权重和调整系数；根据调整系数和平均分配拒动率计算子系统的调整分配拒动率；在子系统的理论计算拒动率小于调整分配拒动率的情况下，对子系统进行测试试验而获得实际故障次数，以及根据测试试验数量、理论计算拒动率和测试置信度获得计算故障次数；根据实际故障次数和计算故障次数判断子系统的理论计算拒动率是否满足要求。因为调整系数体现了各个子系统的故障严重度权重和故障概率权重的特性，所以采用此系数和平均拒动率相乘得到的调整分配拒动率体现了各个子系统的差异。
-
Patent Agency Ranking
公开(公告)号：CN114742089A
公开(公告)日：2022-07-12
申请号：CN202011549102.0
申请日：2020-12-24
Applicant: 北京广利核系统工程有限公司
Abstract: 一种DCS自动测试方法、装置和系统，包括：获取响应时间测试序列配置数组；在功能测试同时获取响应时间测试同步触发信号；判断当前测试周期内的示波器参数是否与前一周期一致，如果不一致，由调取与触发信号相匹配的测试序列配置，基于测试序列配置对示波器进行预置，进行继电器阵列配置；若一致，则直接配置继电器阵列；若在预定时间内未采集到与本测试周期内第一次相同的同步触发信号时，则提示异常后退出本次测试周期，否则继续采集同步触发信号；当接收到与第一次采集相同的同步触发信号后，启动示波器进行数据采集；基于示波器采集到的响应数据，计算触发信号对应的测试通道的响应时间，提高了DCS系统的测试效率。
-
公开(公告)号：CN111766848B
公开(公告)日：2021-09-10
申请号：CN202010607873.4
申请日：2020-06-29
Applicant: 北京广利核系统工程有限公司
IPC: G05B23/02
Abstract: 本说明书提供一种仪控系统中子系统的拒动率验证方法和装置，包括：根据子系统的故障严重度权重和故障概率权重计算对应的子权重和调整系数；根据调整系数和平均分配拒动率计算子系统的调整分配拒动率；在子系统的理论计算拒动率小于调整分配拒动率的情况下，对子系统进行测试试验而获得实际故障次数，以及根据测试试验数量、理论计算拒动率和测试置信度获得计算故障次数；根据实际故障次数和计算故障次数判断子系统的理论计算拒动率是否满足要求。因为调整系数体现了各个子系统的故障严重度权重和故障概率权重的特性，所以采用此系数和平均拒动率相乘得到的调整分配拒动率体现了各个子系统的差异。
-
公开(公告)号：CN103729289B
公开(公告)日：2016-04-06
申请号：CN201310627430.1
申请日：2013-11-29
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G06F11/36
Abstract: 本发明公开一种利用图式标明HPD逻辑可靠性的方法，包括由Verilog语言描述的逻辑功能模块，首先建立一个图式文件，然后将逻辑功能模块中的所有信号类型用相应的信号图式符号进行表示，逻辑关系用相应的关系图式符号表示，且每个信号图式符号之间仅存在唯一的引用关系，对重复的内容建立连接子图，最终得到一个无闭环的树形逻辑关系图式。本发明建立了HPD可靠性验证的并发逻辑图式方法，可以将逻辑的代码转化成无闭环的树形单向结构，它是从逻辑可靠性的角度出发，将对逻辑功能正确性的影响较大的逻辑元素之间的相互关联以及并发情况直观地、规范地表达出来。通过验证图式中逻辑元素交互情况的正确性，来指导进一步的逻辑可靠性验证工作。
-
公开(公告)号：CN103729289A
公开(公告)日：2014-04-16
申请号：CN201310627430.1
申请日：2013-11-29
Applicant: 北京广利核系统工程有限公司 , 中国广核集团有限公司
IPC: G06F11/36
Abstract: 本发明公开一种利用图式标明HPD逻辑可靠性的方法，包括由Verilog语言描述的逻辑功能模块，首先建立一个图式文件，然后将逻辑功能模块中的所有信号类型用相应的信号图式符号进行表示，逻辑关系用相应的关系图式符号表示，且每个信号图式符号之间仅存在唯一的引用关系，对重复的内容建立连接子图，最终得到一个无闭环的树形逻辑关系图式。本发明建立了HPD可靠性验证的并发逻辑图式方法，可以将逻辑的代码转化成无闭环的树形单向结构，它是从逻辑可靠性的角度出发，将对逻辑功能正确性的影响较大的逻辑元素之间的相互关联以及并发情况直观地、规范地表达出来。通过验证图式中逻辑元素交互情况的正确性，来指导进一步的逻辑可靠性验证工作。
-
公开(公告)号：CN114742089B
公开(公告)日：2024-09-24
申请号：CN202011549102.0
申请日：2020-12-24
Applicant: 北京广利核系统工程有限公司
IPC: G06F11/22 , G06F11/36 , G05B23/02 , G06F18/10 , G06F18/213
Abstract: 一种DCS自动测试方法、装置和系统，包括：获取响应时间测试序列配置数组；在功能测试同时获取响应时间测试同步触发信号；判断当前测试周期内的示波器参数是否与前一周期一致，如果不一致，由调取与触发信号相匹配的测试序列配置，基于测试序列配置对示波器进行预置，进行继电器阵列配置；若一致，则直接配置继电器阵列；若在预定时间内未采集到与本测试周期内第一次相同的同步触发信号时，则提示异常后退出本次测试周期，否则继续采集同步触发信号；当接收到与第一次采集相同的同步触发信号后，启动示波器进行数据采集；基于示波器采集到的响应数据，计算触发信号对应的测试通道的响应时间，提高了DCS系统的测试效率。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.031 seconds)
