-
公开(公告)号：CN103886148B
公开(公告)日：2017-02-01
申请号：CN201410096306.1
申请日：2014-03-14
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 本发明涉及一种3D集成电路中热通孔插入的方法，属于电路设计领域，涉及一种平衡3D集成电路热问题的热通孔插入方法。3D集成电路中热通孔位置自动布局首先对版图进行区域划分与温度分析，通过温度比较结果，判断并计算所需热通孔的数目和可插入热通孔位置。循环进行温度分析与判断，若不符合温度要求则插入热通孔，直至所有区域均符合温度要求。完成整个自动布局过程本发明以简单的方法解决缓解电路热问题，不破坏原始电路结构，实现了热通孔的自动插入，热通孔布局满足工艺加工的约束，保证了芯片各处达温度达到温度要求。
-
公开(公告)号：CN103324773B
公开(公告)日：2016-08-03
申请号：CN201210452803.1
申请日：2012-11-13
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 一种3D集成电中TSV的Trench沟道布局方法，属于3D集成电路设计领域。在3D集成电路进行加工生产时，将TSV版图优化在单层版图的Trench沟道中，便于TSV加工。本发明使用网格法对TSV的位置和间距进行优化，从而得到优化后的版图使TSV放置在单层版图的Trench沟道中，且使其间距满足工艺加工要求，并能够完成制造。本发明的实现方法首先在TSV初步定为的版图中建立直角坐标系，随后给TSV确定坐标，随后产生一副网格，保证网格中每个格点的距离大于工艺上可以加工的最小距离，将每个TSV移动到离之最近的格点上，最后再整理单个点上多TSV的情况保证最后的版图每个格点上只有一个TSV，完成优化并加工制造集成电路。
-
公开(公告)号：CN103678771B
公开(公告)日：2016-08-17
申请号：CN201310562639.4
申请日：2013-11-13
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 本发明涉及一种3D集成电路中power/groundTSV位置自动布局方法，输入单元用于建立3D集成电路直角坐标系，初步确定TSV所在坐标；直线布局单元用于将信号TSV平移到最近的直线；屏蔽单元用于插入groundTSV，减小信号TSV间噪声；网格分布单元用于在TSV版图中建立一副网格；供电布局单元用于插入powerTSV，为芯片供电；对于给定的初步布局的TSV版图，两两TSV之间可能会产生容性噪声；通过本发明的插入powerTSV和groundTSV的方法可以有效地减少TSV间的电场强度，达到屏蔽的目的，从而减小了TSV间由电容耦合而产生的容性噪声，同时也给芯片持续供电。
-
Patent Agency Ranking
公开(公告)号：CN103886148A
公开(公告)日：2014-06-25
申请号：CN201410096306.1
申请日：2014-03-14
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 本发明涉及一种3D集成电路中热通孔插入的方法，属于电路设计领域，涉及一种平衡3D集成电路热问题的热通孔插入方法。3D集成电路中热通孔位置自动布局首先对版图进行区域划分与温度分析，通过温度比较结果，判断并计算所需热通孔的数目和可插入热通孔位置。循环进行温度分析与判断，若不符合温度要求则插入热通孔，直至所有区域均符合温度要求。完成整个自动布局过程本发明以简单的方法解决缓解电路热问题，不破坏原始电路结构，实现了热通孔的自动插入，热通孔布局满足工艺加工的约束，保证了芯片各处达温度达到温度要求。
-
公开(公告)号：CN103678770A
公开(公告)日：2014-03-26
申请号：CN201310562603.6
申请日：2013-11-13
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 本发明涉及一种基于降噪目的的3D集成电路中TSV位置自动布局方法，输入单元，用于建立3D集成电路直角坐标系，初步确定TSV所在坐标；移动单元，用于移动信号TSV到整数坐标点；调整单元，用于调整多余TSV的位置；存储单元，用于利用画圆的方法找到间距等于刻度标准的TSV对；判断单元，用于判断是否进行优化；弹开单元，用于将间距等于刻度标准的TSV对做弹开处理。本发明不破坏原始电路结构，对初步布局后的TSV版图做简单的重新布局，规范了3D集成电路版图中TSV的位置，减少了互连线的长度，合理地增加了各TSV的间距，达到了减小容性噪声的目的，同时优化了TSV自动布局。
-
公开(公告)号：CN103678771A
公开(公告)日：2014-03-26
申请号：CN201310562639.4
申请日：2013-11-13
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 本发明涉及一种3D集成电路中power/groundTSV位置自动布局方法，输入单元用于建立3D集成电路直角坐标系，初步确定TSV所在坐标；直线布局单元用于将信号TSV平移到最近的直线；屏蔽单元用于插入groundTSV，减小信号TSV间噪声；网格分布单元用于在TSV版图中建立一副网格；供电布局单元用于插入powerTSV，为芯片供电；对于给定的初步布局的TSV版图，两两TSV之间可能会产生容性噪声；通过本发明的插入powerTSV和groundTSV的方法可以有效地减少TSV间的电场强度，达到屏蔽的目的，从而减小了TSV间由电容耦合而产生的容性噪声，同时也给芯片持续供电。
-
公开(公告)号：CN103678770B
公开(公告)日：2016-08-17
申请号：CN201310562603.6
申请日：2013-11-13
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 本发明涉及一种基于降噪目的的3D集成电路中TSV位置自动布局方法，输入单元，用于建立3D集成电路直角坐标系，初步确定TSV所在坐标；移动单元，用于移动信号TSV到整数坐标点；调整单元，用于调整多余TSV的位置；存储单元，用于利用画圆的方法找到间距等于刻度标准的TSV对；判断单元，用于判断是否进行优化；弹开单元，用于将间距等于刻度标准的TSV对做弹开处理。本发明不破坏原始电路结构，对初步布局后的TSV版图做简单的重新布局，规范了3D集成电路版图中TSV的位置，减少了互连线的长度，合理地增加了各TSV的间距，达到了减小容性噪声的目的，同时优化了TSV自动布局。
-
公开(公告)号：CN103324773A
公开(公告)日：2013-09-25
申请号：CN201210452803.1
申请日：2012-11-13
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 一种3D集成电中TSV的Trench沟道布局方法，属于3D集成电路设计领域。在3D集成电路进行加工生产时，将TSV版图优化在单层版图的Trench沟道中，便于TSV加工。本发明使用网格法对TSV的位置和间距进行优化，从而得到优化后的版图使TSV放置在单层版图的Trench沟道中，且使其间距满足工艺加工要求，并能够完成制造。本法明的实现方法首先在TSV初步定为的版图中建立直角坐标系，随后给TSV确定坐标，随后产生一副网格，保证网格中每个格点的距离大于工艺上可以加工的最小距离，将每个TSV移动到离之最近的格点上，最后再整理单个点上多TSV的情况保证最后的版图每个格点上只有一个TSV，完成优化并加工制造集成电路。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.028 seconds)
