-
公开(公告)号：CN102682163B
公开(公告)日：2013-12-25
申请号：CN201210125758.9
申请日：2012-04-25
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 本专利发明了一种3D集成电路中TSV的网格位置优化法，属于3D集成电路设计领域。在3D集成电路进行加工生产时，厂商不能加工TSV的间距小于加工工艺的间距约束的版图。本发明使用网格法对TSV的间距进行优化，从而得到优化后的版图使TSV的间距满足工艺加工要求，并能够完成制造。本法明的实现方法首先在TSV初步定为的版图中建立直角坐标系，随后给TSV确定坐标，随后产生一副网格，保证网格中每个格点的距离大于工艺上可以加工的最小距离，将每个TSV移动到离之最近的格点上，最后再整理单个点上多TSV的情况保证最后的版图每个格点上只有一个TSV，完成优化并加工制造集成电路。
-
公开(公告)号：CN103324773B
公开(公告)日：2016-08-03
申请号：CN201210452803.1
申请日：2012-11-13
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 一种3D集成电中TSV的Trench沟道布局方法，属于3D集成电路设计领域。在3D集成电路进行加工生产时，将TSV版图优化在单层版图的Trench沟道中，便于TSV加工。本发明使用网格法对TSV的位置和间距进行优化，从而得到优化后的版图使TSV放置在单层版图的Trench沟道中，且使其间距满足工艺加工要求，并能够完成制造。本发明的实现方法首先在TSV初步定为的版图中建立直角坐标系，随后给TSV确定坐标，随后产生一副网格，保证网格中每个格点的距离大于工艺上可以加工的最小距离，将每个TSV移动到离之最近的格点上，最后再整理单个点上多TSV的情况保证最后的版图每个格点上只有一个TSV，完成优化并加工制造集成电路。
-
公开(公告)号：CN102819626A
公开(公告)日：2012-12-12
申请号：CN201110376624.X
申请日：2011-11-23
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 本发明提供了一种3D集成电路自动布局中TSV的中间区域定位方法，属于电路设计领域。在本发明的方法中首先分别以版图的上下两层芯片边缘建立水平直角坐标系，然后分别确定出水平方向上两层芯片需要互联的单元所组成的范围矩形，最后对跨层线网上下两层的范围矩形进行横纵坐标区间的与运算，计算中间区域；中间区域即为确定的TSV的布局范围。在本发明所定位的跨层线网中间区域中插入的TSV，可使跨层线网的线网长度得到优化，从而提高电路的速度。
-
Patent Agency Ranking
公开(公告)号：CN102542096A
公开(公告)日：2012-07-04
申请号：CN201110376662.5
申请日：2011-11-23
Applicant: 北京工业大学
Abstract: 本发明公开了一种3D集成电路中TSV的中点定位方法，涉及3D集成电路的设计及制造领域。本方法在其定位时，分别确定出水平方向上两层芯片需要互联的单元所组成的范围矩形，然后确定出所组成的范围矩形的几何中心的中点即为TSV坐标位置。本发明在跨层线网几何中心连线上确定TSV位置，可使跨层线网的线网长度得到优化，从而提高电路的运行速度，降低功耗。
-
公开(公告)号：CN102682163A
公开(公告)日：2012-09-19
申请号：CN201210125758.9
申请日：2012-04-25
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 本发明公开了一种3D集成电路中TSV的网格位置优化法，属于3D集成电路设计领域。在3D集成电路进行加工生产时，厂商不能加工TSV的间距小于加工工艺的间距约束的版图。本发明使用网格法对TSV的间距进行优化，从而得到优化后的版图使TSV的间距满足工艺加工要求，并能够完成制造。本法明的实现方法首先在TSV初步定为的版图中建立直角坐标系，随后给TSV确定坐标，随后产生一副网格，保证网格中每个格点的距离大于工艺上可以加工的最小距离，将每个TSV移动到离之最近的格点上，最后再整理单个点上多TSV的情况保证最后的版图每个格点上只有一个TSV，完成优化并加工制造集成电路。
-
公开(公告)号：CN102663204A
公开(公告)日：2012-09-12
申请号：CN201210125773.3
申请日：2012-04-25
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 本发明公开了一种3D集成电路中TSV的距离位置优化法，在3D集成电路的设计及制造领域有广泛的应用。一般的3D集成电路TSV初步定位后的版图中，TSV的数量较多，在版图中分布比较密集。从而会出现TSV的位置过于接近的问题。在3D集成电路进行加工生产时，厂商不能加工TSV的间距小于加工工艺的间距约束的版图。本发明使用距离法对TSV的间距进行优化，从而得到优化后的版图使TSV的间距满足工艺加工要求，并能够完成制造。被优化后的TSV版图中，TSV的距离适当，故可以提高电路的工作速度，降低串扰。
-
公开(公告)号：CN102663204B
公开(公告)日：2014-03-26
申请号：CN201210125773.3
申请日：2012-04-25
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 本实用新型发明了一种3D集成电路中TSV的距离位置优化法，在3D集成电路的设计及制造领域有广泛的应用。一般的3D集成电路TSV初步定位后的版图中，TSV的数量较多，在版图中分布比较密集。从而会出现TSV的位置过于接近的问题。在3D集成电路进行加工生产时，厂商不能加工TSV的间距小于加工工艺的间距约束的版图。本发明使用距离法对TSV的间距进行优化，从而得到优化后的版图使TSV的间距满足工艺加工要求，并能够完成制造。被优化后的TSV版图中，TSV的距离适当，故可以提高电路的工作速度，降低串扰。
-
公开(公告)号：CN103324773A
公开(公告)日：2013-09-25
申请号：CN201210452803.1
申请日：2012-11-13
Applicant: 北京工业大学
IPC: G06F17/50
Abstract: 一种3D集成电中TSV的Trench沟道布局方法，属于3D集成电路设计领域。在3D集成电路进行加工生产时，将TSV版图优化在单层版图的Trench沟道中，便于TSV加工。本发明使用网格法对TSV的位置和间距进行优化，从而得到优化后的版图使TSV放置在单层版图的Trench沟道中，且使其间距满足工艺加工要求，并能够完成制造。本法明的实现方法首先在TSV初步定为的版图中建立直角坐标系，随后给TSV确定坐标，随后产生一副网格，保证网格中每个格点的距离大于工艺上可以加工的最小距离，将每个TSV移动到离之最近的格点上，最后再整理单个点上多TSV的情况保证最后的版图每个格点上只有一个TSV，完成优化并加工制造集成电路。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.019 seconds)
