公开(公告)号：CN108764467A

公开(公告)日：2018-11-06

申请号：CN201810300523.6

申请日：2018-04-04

Applicant: 北京大学深圳研究生院

Inventor： 谷江涛 ,  汪波 ,  王新安 ,  张超 ,  欧阳廷炳 ,  高立钊 ,  陈红英 ,  何春舅

IPC: G06N3/063

CPC classification number: G06N3/063

Abstract: 一种用于卷积神经网络卷积运算和全连接运算电路，由时域计算电路中的鉴相器、数字时间转换器、时间放大器和时间寄存器构成。所提出的基于模拟时域的计算电路，能在时域上完成卷积神经网络卷积运算所需的乘累加等运算，具有很高的时间计算精度，且能节省额外存储面积和降低相应功耗，完全兼容CMOS工艺。

公开(公告)号：CN108764467B

公开(公告)日：2021-08-17

申请号：CN201810300523.6

申请日：2018-04-04

Applicant: 北京大学深圳研究生院

Inventor： 谷江涛 ,  汪波 ,  王新安 ,  张超 ,  欧阳廷炳 ,  高立钊 ,  陈红英 ,  何春舅

IPC: G06N3/063

Abstract: 一种用于卷积神经网络卷积运算和全连接运算电路，由时域计算电路中的鉴相器、数字时间转换器、时间放大器和时间寄存器构成。所提出的基于模拟时域的计算电路，能在时域上完成卷积神经网络卷积运算所需的的乘累加等运算，具有很高的时间计算精度，且能节省额外存储面积和降低相应功耗，完全兼容CMOS工艺。