-
公开(公告)号：CN107742978B
公开(公告)日：2019-12-03
申请号：CN201711079617.7
申请日：2017-11-06
Applicant: 北京大学深圳研究生院
IPC: H02M3/07
Abstract: 本申请提供了一种电荷泵包括电荷泵主模块，该电荷泵主模块包括X个第一级电荷泵单元，其中X为大于1的正整数；时钟模块，为输出时钟序列以调整所述第一级电荷泵单元之间的耦合关系以及所述第一级电荷泵单元内部的耦合关系；倍率选择模块，为根据需要的输出倍率控制所述时钟模块输出相应的时钟序列；所述电荷泵主模块根据所接收到的时钟序列将所述X个第一级电荷泵单元重组为Y个第二级电荷泵单元，Y为大于等于1但小于等于X的正整数，其中针对每个整数或整数分之一倍率，所述Y个第二级电荷泵单元具有相同的等效电容值，或者各个所述第二级电荷泵单元中所包含的第一级电荷泵单元的个数差小于等于1。本申请还提供了利用电荷泵调整电压的方法。
-
Patent Agency Ranking
公开(公告)号：CN108319317B
公开(公告)日：2021-02-05
申请号：CN201810115508.4
申请日：2018-02-06
Applicant: 北京大学深圳研究生院
IPC: G05F1/56
Abstract: 本申请涉及一种比较装置以及包括该比较装置的线性稳压装置。所述比较装置包括：比较单元，配置为接收第一输入信号和第二输入信号，对所述第一和第二输入信号进行比较，并产生比较输出信号；定时单元，包括电荷存储模块，配置为输出与所述电荷存储模块中的电荷相关联的计时信号；以及输出单元，配置为基于所述计时信号来产生第一输出信号和被提供到所述比较装置输出端的第二输出信号，其中，所述定时单元被配置为基于所述第一输出信号与所述比较输出信号来决定对所述电荷存储模块进行放电。本申请中的LDO能在保持低功耗、无外挂电容的前提下具有良好的瞬态响应。
-
公开(公告)号：CN107742978A
公开(公告)日：2018-02-27
申请号：CN201711079617.7
申请日：2017-11-06
Applicant: 北京大学深圳研究生院
IPC: H02M3/07
Abstract: 本申请提供了一种电荷泵包括电荷泵主模块，该电荷泵主模块包括X个第一级电荷泵单元，其中X为大于1的正整数；时钟模块，为输出时钟序列以调整所述第一级电荷泵单元之间的耦合关系以及所述第一级电荷泵单元内部的耦合关系；倍率选择模块，为根据需要的输出倍率控制所述时钟模块输出相应的时钟序列；所述电荷泵主模块根据所接收到的时钟序列将所述X个第一级电荷泵单元重组为Y个第二级电荷泵单元，Y为大于等于1但小于等于X的正整数，其中针对每个整数或整数分之一倍率，所述Y个第二级电荷泵单元具有相同的等效电容值，或者各个所述第二级电荷泵单元中所包含的第一级电荷泵单元的个数差小于等于1。本申请还提供了利用电荷泵调整电压的方法。
-
公开(公告)号：CN108319317A
公开(公告)日：2018-07-24
申请号：CN201810115508.4
申请日：2018-02-06
Applicant: 北京大学深圳研究生院
IPC: G05F1/56
CPC classification number: G05F1/561
Abstract: 本申请涉及一种比较装置以及包括该比较装置的线性稳压装置。所述比较装置包括：比较单元，配置为接收第一输入信号和第二输入信号，对所述第一和第二输入信号进行比较，并产生比较输出信号；定时单元，包括电荷存储模块，配置为输出与所述电荷存储模块中的电荷相关联的计时信号；以及输出单元，配置为基于所述计时信号来产生第一输出信号和被提供到所述比较装置输出端的第二输出信号，其中，所述定时单元被配置为基于所述第一输出信号与所述比较输出信号来决定对所述电荷存储模块进行放电。本申请中的LDO能在保持低功耗、无外挂电容的前提下具有良好的瞬态响应。
-
公开(公告)号：CN107888166A
公开(公告)日：2018-04-06
申请号：CN201711237527.6
申请日：2017-11-30
Applicant: 北京大学深圳研究生院
IPC: H03K3/027
CPC classification number: H03K3/027
Abstract: 本申请提供了一种时钟信号产生电路，包括时钟信号产生单元，配置为产生M个脉冲宽度相同的原始时钟信号，其中M为大于等于1的整数；控制单元，耦合至所述时钟信号产生单元，配置为周期性激发所述时钟信号产生单元变更所述原始时钟信号的状态，并将每个所述原始时钟信号的有效电平均分为N份，其中N为大于等于1的整数；间隔产生单元，耦合至所述时钟产生单元，配置对所述M个原始时钟信号进行处理，从而使得每个所述原始时钟信号有效电平中的X份转换为非有效电平，并将转换后的时钟信号提供到电路的输出端，其中X为大于等于1小于N的整数。本申请还提供了相应的产生多相位不交叠时钟的方法。
-
公开(公告)号：CN107888166B
公开(公告)日：2021-11-05
申请号：CN201711237527.6
申请日：2017-11-30
Applicant: 北京大学深圳研究生院
IPC: H03K3/027
Abstract: 本申请提供了一种时钟信号产生电路，包括时钟信号产生单元，配置为产生M个脉冲宽度相同的原始时钟信号，其中M为大于等于1的整数；控制单元，耦合至所述时钟信号产生单元，配置为周期性激发所述时钟信号产生单元变更所述原始时钟信号的状态，并将每个所述原始时钟信号的有效电平均分为N份，其中N为大于等于1的整数；间隔产生单元，耦合至所述时钟产生单元，配置对所述M个原始时钟信号进行处理，从而使得每个所述原始时钟信号有效电平中的X份转换为非有效电平，并将转换后的时钟信号提供到电路的输出端，其中X为大于等于1小于N的整数。本申请还提供了相应的产生多相位不交叠时钟的方法。
-
-
-
-
-
Search Results
6
records
(took 0.022 seconds)
