公开(公告)号：CN106569033B

公开(公告)日：2019-06-18

申请号：CN201610929826.5

申请日：2016-10-31

Applicant: 北京大学

Inventor： 张云峰 ,  陈清妤 ,  夏明耀

IPC: G01R23/10

Abstract: 本发明公开了一种高精度快速频率计，其特征在于，包括显示模块、计算模块、FPGA控制模块、低端频率信号放大整形电路、高端频率信号分频电路和时钟模块；其中，高端频率信号分频电路，用于对待测频率信号进行隔直和分频处理后，输出CMOS电平信号到控制模块；低端频率信号放大整形电路，用于对待测频率信号进行隔直、放大整形后输出LVDS电平信号到FPGA控制模块；FPGA控制模块，用于根据时基信号产生计数脉冲对信号进行计数；计算模块，用于计算出由相邻两次计数脉冲上升沿和电平信号上升沿之间的时间间隔引起的计数误差发送给控制模块；控制模块根据所述计数结果、计数误差计算出待测频率信号的频率发送给显示模块进行显示。

公开(公告)号：CN106569033A

公开(公告)日：2017-04-19

申请号：CN201610929826.5

申请日：2016-10-31

Applicant: 北京大学

Inventor： 张云峰 ,  陈清妤 ,  夏明耀

IPC: G01R23/10

CPC classification number: G01R23/10

Abstract: 本发明公开了一种高精度快速频率计，其特征在于，包括显示模块、计算模块、FPGA控制模块、低端频率信号放大整形电路、高端频率信号分频电路和时钟模块；其中，高端频率信号分频电路，用于对待测频率信号进行隔直和分频处理后，输出CMOS电平信号到控制模块；低端频率信号放大整形电路，用于对待测频率信号进行隔直、放大整形后输出LVDS电平信号到FPGA控制模块；FPGA控制模块，用于根据时基信号产生计数脉冲对信号进行计数；计算模块，用于计算出由相邻两次计数脉冲上升沿和电平信号上升沿之间的时间间隔引起的计数误差发送给控制模块；控制模块根据所述计数结果、计数误差计算出待测频率信号的频率发送给显示模块进行显示。