公开(公告)号：CN118860769A

公开(公告)日：2024-10-29

申请号：CN202410772161.6

申请日：2024-06-16

Applicant: 北京大学

Inventor： 贾天宇 ,  董彦池 ,  刘学平 ,  白康博 ,  叶乐 ,  黄如

IPC: G06F11/30 ,  G06F15/78

Abstract: 本发明公开一种功耗动态管理系统、异构SOC芯片及边缘应用设备，其中，功耗动态管理系统包括：能量、事件和性能监视器，配置于芯片内各异构模块中，用于采集所在异构模块运行时的能量、事件和性能信息；监视信息收集模块，用于获取各异构模块运行时的能量、事件和性能信息；最小能耗点搜索算法模块，用于根据各异构模块运行时的能量、事件和性能信息及预设的能耗优化算法迭代搜索芯片系统级的最小能耗点，在搜索系统级的最小能耗点的每次迭代过程中，通过调整相应模块的电压和频率以重新分配系统能量。本发明可以实时检测系统运行时的能耗、架构事件和所有异构模块之间的性能，使得系统能够在时延限制下工作在系统级最小能耗点MEPsys。

公开(公告)号：CN118921302A

公开(公告)日：2024-11-08

申请号：CN202410813110.3

申请日：2024-06-23

Applicant: 北京大学

Inventor： 贾天宇 ,  李明轩

IPC: H04L43/0852 ,  H04L67/10 ,  G06N3/0495 ,  G06N3/084

Abstract: 本发明公开一种稀疏感知调度器、混合加速架构、智能边缘芯片及设备，其中，稀疏感知调度器，包括：稀疏信息提取器，用于将神经网络中网络层与该网络层的稀疏特征信息进行关联；延迟估计单元，用于根据每个网络层的稀疏特征信息对该网络层运行在不同加速器时的延迟进行评估；负载分配器，用于根据第一加速器中前向传播延迟、第二加速器中反向传播延迟、第一加速器中后向传播延迟和第二加速器中前向传播延迟确定加速器的配置方案，以获得较小延迟；所述前递检测器，用于根据负载分配器的输出结果确定第一加速器的输出和第二加速器的输出是否直接发送到对方的输入缓存区。本发明具有较低的延迟时间，又具有较高的资源利用率。

公开(公告)号：CN117473912A

公开(公告)日：2024-01-30

申请号：CN202310832962.2

申请日：2023-07-09

Applicant: 北京大学

Inventor： 贾天宇 ,  董彦池 ,  杜凯旋 ,  叶乐 ,  黄如

IPC: G06F30/32 ,  G06F30/337 ,  G06F15/78 ,  G06F115/02 ,  G06F119/06

Abstract: 本发明公开一种智能边缘芯片的设计方法、系统及智能边缘芯片，其中设计方法，包括：基于Roofline模型对边缘芯片进行异构架构建模及评估，以选择边缘芯片的设计架构，所述异构架构包括通用计算CPU和AI加速模块；在满足边缘应用的时延要求下，基于最优MEP在设计空间探索以对AI加速模块优化，和/或，选择性能更优的CPU以优化通用计算CPU，获取低功耗边缘芯片的异构架构；基于边缘芯片的整个系统评估指标对低功耗边缘芯片的系统性能进行准确评估以确定最终的异构架构设计。本发明可以实现智能边缘芯片架构优化设计及低功耗设计。

公开(公告)号：CN119991904A

公开(公告)日：2025-05-13

申请号：CN202510064538.7

申请日：2025-01-15

Applicant: 北京大学

Inventor： 贾天宇 ,  孙奕扬

IPC: G06T15/00

Abstract: 本申请提供的基于高斯泼溅的图像处理方案，是利用多个二维高斯椭圆各自对应的二维圆形，来确定所述多个二维高斯椭圆各自所覆盖一图像的像素块信息；进而根据多个二维高斯椭圆各自所覆盖的像素块信息，确定所述图像中每个像素块关联的至少一个二维高斯椭圆；从而再利用至少一个二维高斯椭圆，对图像中与所述至少一个二维高斯椭圆相关联的一个像素块进行渲染。本方案，通过将二维高斯椭圆转换成为其本征坐标系下对应的二维圆形以用于参与后续图像处理过程，这实现了后续处理计算中坐标间的解耦，利于有效降低并行线程计算复杂度，从而使得硬件在做渲染处理时能够以更小的像素块尺度进行渲染，提高利用率，降低硬件开销和计算能耗。

公开(公告)号：CN119620847B

公开(公告)日：2025-04-29

申请号：CN202510166671.3

申请日：2025-02-14

Applicant: 北京大学

Inventor： 贾天宇 ,  贺思远

IPC: G06F1/3234 ,  G06F1/3287 ,  G06F15/78

Abstract: 本申请实施例提供一种支持存内计算的存储器、存储阵列和级联加法器，包括：存储单元阵列以及被存储单元阵列中同一列上的存储单元共用的读写单元和位线。其中，一列存储单元划分为多组，并且一列存储单元共用的同一位线设置有多组存储单元各自对应的开关电路，这使得开关电路可以控制一组存储单元的导通或断开状态。则当对存储器中具有目标地址的目标存储单元进行数据读写时，包含目标存储单元的目标组存储单元对应的开关电路闭合，以使目标组存储单元中的存储单元导通，其他组存储单元对应的开关电路断开，以使其他存储单元处于断开状态。可见，在数据读写时，存储单元阵列中部分存储单元的断开显然可以降低存储器的功耗。

公开(公告)号：CN119620847A

公开(公告)日：2025-03-14

申请号：CN202510166671.3

申请日：2025-02-14

Applicant: 北京大学

Inventor： 贾天宇 ,  贺思远

IPC: G06F1/3234 ,  G06F1/3287 ,  G06F15/78

Abstract: 本申请实施例提供一种支持存内计算的存储器、存储阵列和级联加法器，包括：存储单元阵列以及被存储单元阵列中同一列上的存储单元共用的读写单元和位线。其中，一列存储单元划分为多组，并且一列存储单元共用的同一位线设置有多组存储单元各自对应的开关电路，这使得开关电路可以控制一组存储单元的导通或断开状态。则当对存储器中具有目标地址的目标存储单元进行数据读写时，包含目标存储单元的目标组存储单元对应的开关电路闭合，以使目标组存储单元中的存储单元导通，其他组存储单元对应的开关电路断开，以使其他存储单元处于断开状态。可见，在数据读写时，存储单元阵列中部分存储单元的断开显然可以降低存储器的功耗。

公开(公告)号：CN118915894A

公开(公告)日：2024-11-08

申请号：CN202410772184.7

申请日：2024-06-16

Applicant: 北京大学

Inventor： 贾天宇 ,  董彦池 ,  武蒙 ,  景亦奇 ,  叶乐 ,  黄如

IPC: G06F1/3206 ,  G06F1/3234 ,  G06N3/0464 ,  G06F15/78

Abstract: 本发明公开一种两级事件驱动唤醒电路及SoC芯片，其中，两级事件驱动唤醒电路包括：第一级事件检测部分，用于常开的事件活动检测；第二级事件检测部分，根据特定应用配置的特定活动检测对第一级检测结果进行事件检测；当第一级检测出活动事件时，唤醒第二级事件检测部分启动工作，以进一步对第一级检测结果进行事件检测，若检测出特定活动事件，则唤醒后级的事件处理部分。本发明能够有效降低误唤醒而进一步降低功耗。