公开(公告)号：CN117473912A

公开(公告)日：2024-01-30

申请号：CN202310832962.2

申请日：2023-07-09

Applicant: 北京大学

Inventor： 贾天宇 ,  董彦池 ,  杜凯旋 ,  叶乐 ,  黄如

IPC: G06F30/32 ,  G06F30/337 ,  G06F15/78 ,  G06F115/02 ,  G06F119/06

Abstract: 本发明公开一种智能边缘芯片的设计方法、系统及智能边缘芯片，其中设计方法，包括：基于Roofline模型对边缘芯片进行异构架构建模及评估，以选择边缘芯片的设计架构，所述异构架构包括通用计算CPU和AI加速模块；在满足边缘应用的时延要求下，基于最优MEP在设计空间探索以对AI加速模块优化，和/或，选择性能更优的CPU以优化通用计算CPU，获取低功耗边缘芯片的异构架构；基于边缘芯片的整个系统评估指标对低功耗边缘芯片的系统性能进行准确评估以确定最终的异构架构设计。本发明可以实现智能边缘芯片架构优化设计及低功耗设计。

公开(公告)号：CN118915894A

公开(公告)日：2024-11-08

申请号：CN202410772184.7

申请日：2024-06-16

Applicant: 北京大学

Inventor： 贾天宇 ,  董彦池 ,  武蒙 ,  景亦奇 ,  叶乐 ,  黄如

IPC: G06F1/3206 ,  G06F1/3234 ,  G06N3/0464 ,  G06F15/78

Abstract: 本发明公开一种两级事件驱动唤醒电路及SoC芯片，其中，两级事件驱动唤醒电路包括：第一级事件检测部分，用于常开的事件活动检测；第二级事件检测部分，根据特定应用配置的特定活动检测对第一级检测结果进行事件检测；当第一级检测出活动事件时，唤醒第二级事件检测部分启动工作，以进一步对第一级检测结果进行事件检测，若检测出特定活动事件，则唤醒后级的事件处理部分。本发明能够有效降低误唤醒而进一步降低功耗。

公开(公告)号：CN118860769A

公开(公告)日：2024-10-29

申请号：CN202410772161.6

申请日：2024-06-16

Applicant: 北京大学

Inventor： 贾天宇 ,  董彦池 ,  刘学平 ,  白康博 ,  叶乐 ,  黄如

IPC: G06F11/30 ,  G06F15/78

Abstract: 本发明公开一种功耗动态管理系统、异构SOC芯片及边缘应用设备，其中，功耗动态管理系统包括：能量、事件和性能监视器，配置于芯片内各异构模块中，用于采集所在异构模块运行时的能量、事件和性能信息；监视信息收集模块，用于获取各异构模块运行时的能量、事件和性能信息；最小能耗点搜索算法模块，用于根据各异构模块运行时的能量、事件和性能信息及预设的能耗优化算法迭代搜索芯片系统级的最小能耗点，在搜索系统级的最小能耗点的每次迭代过程中，通过调整相应模块的电压和频率以重新分配系统能量。本发明可以实时检测系统运行时的能耗、架构事件和所有异构模块之间的性能，使得系统能够在时延限制下工作在系统级最小能耗点MEPsys。

公开(公告)号：CN113381696A

公开(公告)日：2021-09-10

申请号：CN202110559052.2

申请日：2021-05-21

Applicant: 北京大学(天津滨海)新一代信息技术研究院

Inventor： 盖伟新 ,  董彦池

IPC: H03B5/08 ,  H03L7/099

Abstract: 本申请公开了一种振荡器电路及锁相环电路，该振荡器电路包括电感、电容、四个晶体管、电流偏置电路、三个电阻和两个输出端；电感的一端、第一晶体管的第三引脚、第二晶体管的第一引脚及第四晶体管的第一引脚均连接电容的一端，电感的另一端、第二晶体管的第三引脚、第一晶体管的第一引脚及第三晶体管的第一引脚均连接电容另一端；第一晶体管的第二引脚及第二晶体管的第二引脚均连接电流偏置电路；第三晶体管的第二引脚、第四晶体管的第二引脚均连接第三电阻；第三晶体管的第三引脚连接第一电阻，第四晶体管的第三引脚连接第二电阻；正向输出端连接第一电阻，负向输出端连接第二电阻。该振荡器电路采用电阻偏置，降低了输出时钟信号的相位噪声。