一种针对FPGA的变精度随机梯度下降的结构及设计方法

    公开(公告)号:CN111104767B

    公开(公告)日:2021-10-01

    申请号:CN201811177869.8

    申请日:2018-10-10

    Applicant: 北京大学

    Abstract: 本发明公布了一种针对FPGA的变精度随机梯度下降的结构及设计方法,属于计算优化技术领域,是一种在迭代中动态调整精度的随机梯度下降算法(SGD)的动态重构体系结构的新的设计方案,基于动态重构体系结构的方法完成随机梯度下降算法SGD在FPGA上的实现,通过使用深度Q网络DQN对SGD的精度做出预测,由此达到运行时变精度的目的,使得性能更优。本发明通过动态重构方法将SGD迭代模块中的目标函数计算模块和梯度计算模块重新编程,能够使得SGD能够充分利用低精度运算的优势,在保证迭代的收敛性前提下,提高体系结构的计算能力。

    基于网表位置信息最优划分的FPGA粗粒度并行布线方法

    公开(公告)号:CN105205205B

    公开(公告)日:2018-08-28

    申请号:CN201510507681.5

    申请日:2015-08-18

    Applicant: 北京大学

    Inventor: 罗国杰 沈明华

    Abstract: 本发明公布了一种基于网表位置信息最优划分的FPGA粗粒度并行布线方法,通过递归方法进行任务划分并同步任务间的布线信息,完成基于当前惩罚代价搜索所有信号线的布线路径;针对布线集合N,若集合足够小则采用串行布线方法;若不满足足够小,将N划分为集合S‑、S0和S+;分别是横跨两个子区域的信号线集合S0、包含仅在左方(或下方)子区域的信号线集合S‑和包含仅在右方(或上方)子区域的信号线集合S+;通过递归划分方法继续对S‑和S+沿着不同方向再次进行任务划分,产生二叉树形式的信号线集合;进行并行布线操作,完成布线过程。本发明能够提高FPGA的开发效率,节约工作时间成本,促进FPGA广泛使用。

    基于FPGA的实时超分辨方法及系统

    公开(公告)号:CN108765282B

    公开(公告)日:2020-10-09

    申请号:CN201810398028.3

    申请日:2018-04-28

    Applicant: 北京大学

    Abstract: 本发明公布了一种基于FPGA的实时超分辨方法及系统,涉及图像处理技术领域;将较低分辨率的媒体中的每帧图像拆分成子图像进行超分辨处理,并根据当前帧子图像的特征值分配处理模块:若特征值较高,则由神经网络模块计算;若特征值较低,则由插值模块计算。输出缓冲区将计算得到的高分辨率子图像输出并重组成高分辨率图像,用户便可以观看到实时的超高清晰度画面。

    ROCC协处理器接口模型及其自动生成工具和实现方法

    公开(公告)号:CN114138342A

    公开(公告)日:2022-03-04

    申请号:CN202210116933.1

    申请日:2022-01-25

    Applicant: 北京大学

    Abstract: 本发明公布了一种ROCC协处理器接口模型及其自动生成工具和实现方法,包括:指令解析模块、指令存储单元、输入数据存储器、计算结果存储器、读入数据状态机模块和接口行为状态机模块;指令解析模块与ROCC协处理器端相连接;输入数据存储器和计算结果存储器均与内存L1 cache端相连。自动生成工具包括:接口生成功能实现和接口生成主函数;首先生成ROCC协处理器接口文件和用于用户测试使用的指令头文件,再将ROCC协处理器集成到RISC‑V系统,实现ROCC协处理器接口模型的生成。采用本发明技术方案,可简化和屏蔽RISC‑V指令和ROCC接口的具体实现细节,快速生成得到适配协处理器的硬件接口。

    基于FPGA的实时超分辨方法及系统

    公开(公告)号:CN108765282A

    公开(公告)日:2018-11-06

    申请号:CN201810398028.3

    申请日:2018-04-28

    Applicant: 北京大学

    Abstract: 本发明公布了一种基于FPGA的实时超分辨方法及系统,涉及图像处理技术领域;将较低分辨率的媒体中的每帧图像拆分成子图像进行超分辨处理,并根据当前帧子图像的特征值分配处理模块:若特征值较高,则由神经网络模块计算;若特征值较低,则由插值模块计算。输出缓冲区将计算得到的高分辨率子图像输出并重组成高分辨率图像,用户便可以观看到实时的超高清晰度画面。

    基于多FPGA的医学图像分块重建系统及其方法

    公开(公告)号:CN107808364A

    公开(公告)日:2018-03-16

    申请号:CN201610811444.2

    申请日:2016-09-08

    Applicant: 北京大学

    Abstract: 本发明公布了一种基于多FPGA的医学图像分块重建系统和方法,重建系统包括接入统一互联网络的控制单元、多个FPGA处理单元和用来连接FPGA的连接部件。重建方法利用上述医学图像分块重建系统,通过图像内容的划分和测量数据的拟合方法,对图像内容f和测量数据g分别进行划分为图像分块fi和测量数据分块gi,同时在求解过程中对测量数据分块gi进行自我更新,由此将现有图像重建方法改进为新的分块重建方法。本发明技术方案基于多FPGA互连实现对任意大小的医学图像的高能效重建,能够取得高能效的加速效果,可以充分适应未来高分辨率图像重建的需求。

    基于生成器模块化的加速器设计方法

    公开(公告)号:CN116305817A

    公开(公告)日:2023-06-23

    申请号:CN202310103771.2

    申请日:2023-02-13

    Applicant: 北京大学

    Abstract: 本发明公布了一种基于生成器模块化的加速器设计方法,建立一个两阶段流程用于进行加速器的设计,包括生成和选择阶段、集成阶段;包括对生成器生成需要的模块进行预选,并获取生成器生成需要的因子和参数,以指定优化的函数和约束;再通过分层内存管理方法减少集成模块对加速器性能的影响。本发明通过集成构建生成器模块来开发加速器,使得加速器具有高通信效率,模块化设计具有灵活性和高生产率,可促进特定领域加速器的敏捷设计的效率和性能。

    ROCC协处理器接口模型及其自动生成工具和实现方法

    公开(公告)号:CN114138342B

    公开(公告)日:2022-04-26

    申请号:CN202210116933.1

    申请日:2022-01-25

    Applicant: 北京大学

    Abstract: 本发明公布了一种ROCC协处理器接口模型及其自动生成工具和实现方法,包括:指令解析模块、指令存储单元、输入数据存储器、计算结果存储器、读入数据状态机模块和接口行为状态机模块;指令解析模块与ROCC协处理器端相连接;输入数据存储器和计算结果存储器均与内存L1 cache端相连。自动生成工具包括:接口生成功能实现和接口生成主函数;首先生成ROCC协处理器接口文件和用于用户测试使用的指令头文件,再将ROCC协处理器集成到RISC‑V系统,实现ROCC协处理器接口模型的生成。采用本发明技术方案,可简化和屏蔽RISC‑V指令和ROCC接口的具体实现细节,快速生成得到适配协处理器的硬件接口。

    基于多FPGA的医学图像分块重建系统及其方法

    公开(公告)号:CN107808364B

    公开(公告)日:2020-07-28

    申请号:CN201610811444.2

    申请日:2016-09-08

    Applicant: 北京大学

    Abstract: 本发明公布了一种一种基于多FPGA的医学图像分块重建系统和方法,重建系统包括接入统一互联网络的控制单元、多个FPGA处理单元和用来连接FPGA的连接部件。重建方法利用上述医学图像分块重建系统,通过图像内容的划分和测量数据的拟合方法,对图像内容f和测量数据g分别进行划分为图像分块fi和测量数据分块gi,同时在求解过程中对测量数据分块gi进行自我更新,由此将现有图像重建方法改进为新的分块重建方法。本发明技术方案基于多FPGA互连实现对任意大小的医学图像的高能效重建,能够取得高能效的加速效果,可以充分适应未来高分辨率图像重建的需求。

Patent Agency Ranking