公开(公告)号：CN108962981A

公开(公告)日：2018-12-07

申请号：CN201810768268.8

申请日：2018-07-13

Applicant: 北京大学 ,  合肥彩虹蓝光科技有限公司

Inventor： 杨学林 ,  沈波 ,  宋春燕 ,  纪攀峰 ,  唐军 ,  齐胜利 ,  潘尧波

IPC: H01L29/10 ,  H01L29/778 ,  H01L21/335

CPC classification number: H01L29/1075 ,  H01L29/66462 ,  H01L29/7786

Abstract: 本发明提供一种降低氮化镓基外延层中漏电的结构及其制备方法，通过外延方法制备的降低氮化镓基外延层中漏电的结构包括，衬底；成核层，设置于所述衬底的上表面；应力和缺陷控制层，设置于所述成核层的上表面；下缓冲层，设置于所述应力和缺陷控制层的上表面；电子阻挡层，设置于所述下缓冲层的上表面；上缓冲层，设置于所述电子阻挡层的上表面；沟道层，设置于所述上缓冲层的上表面；以及势垒层，设置于所述沟道层的上表面。利用本发明，通过在上缓冲层和下缓冲层中引入电子阻挡层，利用电子阻挡层的势垒阻挡特性，能够有效的阻挡衬底中的电子注入到上缓冲层中，有效减少氮化镓基外延层中的纵向漏电流，提高氮化镓基外延层的可靠性。

公开(公告)号：CN106601787B

公开(公告)日：2020-06-26

申请号：CN201611087469.9

申请日：2016-12-01

Applicant: 北京大学

Inventor： 杨学林 ,  沈波 ,  张洁 ,  程建朋 ,  冯玉霞 ,  纪攀峰

IPC: H01L29/06 ,  H01L29/20 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明公布了一种高电学性能InxAlyGa1‑x‑yN/GaN异质结构外延方法，是在生长一层GaN外延层后，在其上生长GaN沟道层；然后停止生长，将温度降至低温，即600‑900℃温度范围内；待温度稳定后生长低温AlN插入层；随后再生长InxAlyGa1‑x‑yN势垒层，形成InxAlyGa1‑x‑yN/GaN异质结构。与现有的高温AlN插入层技术相比，本发明改为低温AlN插入层，避免了GaN外延层在高温AlN插入层生长环境下的表面退化，降低了界面的粗糙度，提高了异质结构材料的界面质量，进而提高2DEG的迁移率，十分适合于高频、高功率器件的研制。

公开(公告)号：CN106601787A

公开(公告)日：2017-04-26

申请号：CN201611087469.9

申请日：2016-12-01

Applicant: 北京大学

Inventor： 杨学林 ,  沈波 ,  张洁 ,  程建朋 ,  冯玉霞 ,  纪攀峰

IPC: H01L29/06 ,  H01L29/20 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明公布了一种高电学性能InxAlyGa1‑x‑yN/GaN异质结构外延方法，是在生长一层GaN外延层后，在其上生长GaN沟道层；然后停止生长，将温度降至低温，即600‑900℃温度范围内；待温度稳定后生长低温AlN插入层；随后再生长InxAlyGa1‑x‑yN势垒层，形成InxAlyGa1‑x‑yN/GaN异质结构。与现有的高温AlN插入层技术相比，本发明改为低温AlN插入层，避免了GaN外延层在高温AlN插入层生长环境下的表面退化，降低了界面的粗糙度，提高了异质结构材料的界面质量，进而提高2DEG的迁移率，十分适合于高频、高功率器件的研制。

公开(公告)号：CN111009579A

公开(公告)日：2020-04-14

申请号：CN201811166561.3

申请日：2018-10-08

Applicant: 合肥彩虹蓝光科技有限公司 ,  北京大学

Inventor： 唐军 ,  陶淳 ,  齐胜利 ,  潘尧波 ,  纪攀峰 ,  沈波 ,  杨学林

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06

Abstract: 本发明提供半导体异质结构及半导体器件，所述半导体异质结构包括，衬底；成核层，设置于衬底上；缓冲层，缓冲层至少包括一第一缓冲层和一第二缓冲层，第一缓冲层设置于成核层上，第二缓冲层，设置于第一缓冲层上；一沟道层，设置于第一缓冲层上；以及一势垒层，设置于沟道层上；其中，第一缓冲层具有第一掺杂浓度，第二缓冲层具有第二掺杂浓度，第一掺杂浓度大于第二掺杂浓度。利用本发明，在半导体异质结构中引入至少两种不同掺杂浓度缓冲层，可同时兼顾高阻缓冲层电阻率与沟道层晶体质量的要求，不仅制备简单，而且可大幅降低沟道层的缺陷密度，提高半导体异质结构的晶体质量，改善其电流崩坍效应，可应用于低成本的高频、高功率器件的研制。

公开(公告)号：CN108962981B

公开(公告)日：2022-05-06

申请号：CN201810768268.8

申请日：2018-07-13

Applicant: 北京大学 ,  合肥彩虹蓝光科技有限公司

Inventor： 杨学林 ,  沈波 ,  宋春燕 ,  纪攀峰 ,  唐军 ,  齐胜利 ,  潘尧波

IPC: H01L29/10 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明提供一种降低氮化镓基外延层中漏电的结构及其制备方法，通过外延方法制备的降低氮化镓基外延层中漏电的结构包括，衬底；成核层，设置于所述衬底的上表面；应力和缺陷控制层，设置于所述成核层的上表面；下缓冲层，设置于所述应力和缺陷控制层的上表面；电子阻挡层，设置于所述下缓冲层的上表面；上缓冲层，设置于所述电子阻挡层的上表面；沟道层，设置于所述上缓冲层的上表面；以及势垒层，设置于所述沟道层的上表面。利用本发明，通过在上缓冲层和下缓冲层中引入电子阻挡层，利用电子阻挡层的势垒阻挡特性，能够有效的阻挡衬底中的电子注入到上缓冲层中，有效减少氮化镓基外延层中的纵向漏电流，提高氮化镓基外延层的可靠性。

公开(公告)号：CN111009468A

公开(公告)日：2020-04-14

申请号：CN201811166674.3

申请日：2018-10-08

Applicant: 北京大学 ,  合肥彩虹蓝光科技有限公司

Inventor： 纪攀峰 ,  沈波 ,  杨学林 ,  冯玉霞 ,  唐军 ,  陶淳 ,  齐胜利 ,  潘尧波

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/36

Abstract: 本发明提供一种半导体异质结构制备方法及其用途，所述制备方法包括，提供一衬底；于衬底上形成一成核层；于成核层上形成第一缓冲层；于第一缓冲层上形成第二缓冲层；于第一缓冲层上形成一沟道层；于沟道层上形成一势垒层，势垒层和沟道层构成异质结构；其中，第一缓冲层具有第一掺杂浓度，第二缓冲层具有第二掺杂浓度，第一掺杂浓度大于第二掺杂浓度。利用本发明，在半导体异质结构中引入至少两种掺杂浓度缓冲层，能同时兼顾高阻缓冲层电阻率与沟道层晶体质量的要求，不仅制备简单，而且可大幅降低沟道层的缺陷密度，提高半导体异质结构的晶体质量，改善器件击穿电压和电流崩坍效应，可应用于低成本的高频、高功率器件的研制。