公开(公告)号：CN1889273A

公开(公告)日：2007-01-03

申请号：CN200610103561.X

申请日：2006-07-21

Applicant: 北京大学深圳研究生院 ,  北京大学

Inventor： 张盛东 ,  李定宇 ,  韩汝琦 ,  王新安 ,  张天义

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种可应用于纳米尺度集成电路制造技术的部分耗尽SOI结构的MOS晶体管及其制作方法。该晶体管源漏扩展区上部是薄半导体层，下部是空腔体，兼具超薄体全耗尽SOI MOS晶体管与部分耗尽SOI MOS晶体管的优点，同时克服了它们的不足。本发明的制备方法和传统的MOS晶体管制作工艺兼容，利用成熟的选择腐蚀工艺技术实现源漏扩展区上部薄半导体层、下部空腔体的器件结构，工艺方法简单巧妙，有极强的实用价值。

公开(公告)号：CN100414714C

公开(公告)日：2008-08-27

申请号：CN200610103561.X

申请日：2006-07-21

Applicant: 北京大学深圳研究生院 ,  北京大学

Inventor： 张盛东 ,  李定宇 ,  韩汝琦 ,  王新安 ,  张天义

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种可应用于纳米尺度集成电路制造技术的部分耗尽SOI结构的MOS晶体管及其制作方法。该晶体管源漏扩展区上部是薄半导体层，下部是空腔体，兼具超薄体全耗尽SOI MOS晶体管与部分耗尽SOI MOS晶体管的优点，同时克服了它们的不足。本发明的制备方法和传统的MOS晶体管制作工艺兼容，利用成熟的选择腐蚀工艺技术实现源漏扩展区上部薄半导体层、下部空腔体的器件结构，工艺方法简单巧妙，有极强的实用价值。

公开(公告)号：CN100440537C

公开(公告)日：2008-12-03

申请号：CN200610072506.9

申请日：2006-04-11

Applicant: 北京大学深圳研究生院 ,  北京大学

Inventor： 张盛东 ,  李定宇 ,  韩汝琦 ,  王新安 ,  张天义

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种部分耗尽SOI结构的MOS晶体管及其制作方法。所述MOS晶体管的埋置绝缘层具有凹形结构，半导体沟道区位于埋置绝缘层中央凹陷处，其上部轻掺杂或未掺杂，下部重掺杂。沟道区的重掺杂可以有效地抑制漏端电压对源端的电势耦合，从而减小器件的DIBL效应和短沟道效应；轻掺杂或未掺杂沟道区可以防止纳米尺度下由于杂质涨落带来的阈值电压变化，同时轻掺杂或未掺杂沟道可以提高电子的迁移率，调高器件的性能。该结构器件的制造工艺与传统的MOSFET工艺完全兼容，同时工艺简单，具有极高的实用价值，有望在纳米尺度的集成电路工业中得到应用。

公开(公告)号：CN1851930A

公开(公告)日：2006-10-25

申请号：CN200610072506.9

申请日：2006-04-11

Applicant: 北京大学深圳研究生院 ,  北京大学

Inventor： 张盛东 ,  李定宇 ,  韩汝琦 ,  王新安 ,  张天义

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种部分耗尽SOI结构的MOS晶体管及其制作方法。所述MOS晶体管的埋置绝缘层具有凹形结构，半导体沟道区位于埋置绝缘层中央凹陷处，其上部轻掺杂或未掺杂，下部重掺杂。沟道区的重掺杂可以有效地抑制漏端电压对源端的电势耦合，从而减小器件的DIBL效应和短沟道效应；轻掺杂或未掺杂沟道区可以防止纳米尺度下由于杂质涨落带来的阈值电压变化，同时轻掺杂或未掺杂沟道可以提高电子的迁移率，调高器件的性能。该结构器件的制造工艺与传统的MOSFET工艺完全兼容，同时工艺简单，具有极高的实用价值，有望在纳米尺度的集成电路工业中得到应用。

公开(公告)号：CN1203663C

公开(公告)日：2005-05-25

申请号：CN03142613.1

申请日：2003-06-03

Applicant: 北京大学

Inventor： 陈中建 ,  吉利久 ,  高峻 ,  鲁文高 ,  刘菁 ,  张天义

IPC: H04N5/33 ,  H01L27/148

Abstract: 本发明提供了一种快闪电荷放大结构的焦平面读出电路及其复位读出方法。该读出电路中的像素单元复位电路位于像素单元电路以外，包括与像素单元电路阵列的列数相等的相同子单元电路，像素单元电路阵列的每一列像素单元共享一个复位子单元电路。其复位读出方法采用的是逐行复位方案。本发明的技术方案，与整个阵列同时复位方案相比，其像素单元中少了一个复位管，可以使得单元阵列的连线简单，读出电路有更大的电荷存储能力。同时，其采用的逐行复位读出方法，可以在不增加控制复杂度的情况下降低芯片中信号线的瞬态峰值电流，减小复位引起的FPN噪声。

公开(公告)号：CN1477859A

公开(公告)日：2004-02-25

申请号：CN03142613.1

申请日：2003-06-03

Applicant: 北京大学

Inventor： 陈中建 ,  吉利久 ,  高峻 ,  鲁文高 ,  刘菁 ,  张天义

IPC: H04N5/33 ,  H01L27/148

Abstract: 本发明提供了一种快闪电荷放大结构的焦平面读出电路及其复位读出方法。该读出电路中的像素单元复位电路位于像素单元电路以外，包括与像素单元电路阵列的列数相等的相同子单元电路，像素单元电路阵列的每一列像素单元共享一个复位子单元电路。其复位读出方法采用的是逐行复位方案。本发明的技术方案，与整个阵列同时复位方案相比，其像素单元中少了一个复位管，可以使得单元阵列的连线简单，读出电路有更大的电荷存储能力。同时，其采用的逐行复位读出方法，可以在不增加控制复杂度的情况下降低芯片中信号线的瞬态峰值电流，减小复位引起的FPN噪声。