公开(公告)号：CN113392963B

公开(公告)日：2023-12-19

申请号：CN202110501772.3

申请日：2021-05-08

Applicant: 北京化工大学

Inventor： 周勇胜 ,  崔江伟 ,  张帆 ,  尹嫱 ,  项德良 ,  马飞

IPC: G06N3/063 ,  G06N3/0464

Abstract: 本发明公开了基于FPGA的CNN硬件加速系统设计方法，通过在卷积运算过程加入流水线，以提高其通用性，这种流水线设计也减少了卷积运算中数据缓冲区的大小，从而提高了整体计算速度；还设计一种流水线存储结构，图像和权值数据可以从片外存储输入，这样设计可以一定程度上减少CNN加速IP和片外存储的交互时间，最大程度上提升性能；最后，采用浮点数量化为定点数的设计方法，将图像和权值数据量化为16bit定点数，减少计算的复杂性，也能最大程度上的利用DSP资源。

公开(公告)号：CN113392963A

公开(公告)日：2021-09-14

申请号：CN202110501772.3

申请日：2021-05-08

Applicant: 北京化工大学

Inventor： 周勇胜 ,  崔江伟 ,  张帆 ,  尹嫱 ,  项德良 ,  马飞

IPC: G06N3/063 ,  G06N3/04

Abstract: 本发明公开了基于FPGA的CNN硬件加速系统设计方法，通过在卷积运算过程加入流水线，以提高其通用性，这种流水线设计也减少了卷积运算中数据缓冲区的大小，从而提高了整体计算速度；还设计一种流水线存储结构，图像和权值数据可以从片外存储输入，这样设计可以一定程度上减少CNN加速IP和片外存储的交互时间，最大程度上提升性能；最后，采用浮点数量化为定点数的设计方法，将图像和权值数据量化为16bit定点数，减少计算的复杂性，也能最大程度上的利用DSP资源。