-
公开(公告)号：CN102110047B
公开(公告)日：2013-12-11
申请号：CN200910243490.7
申请日：2009-12-23
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 周江瑜
Abstract: 本发明介绍一种在开发系统中读写RAM的方法，涉及到用开发系统对智能卡芯片程序开发和调试的领域。开发系统采用FPGA芯片仿真智能卡芯片的CPU等数字逻辑模块，用RAM仿真FLASH、EEPROM和ROM等存储器模块。各个存储器模块都可以通过CPU来访问。在开发系统上对智能卡芯片程序进行开发和调试的阶段，设计一条JTAG链以及相应的RAM接口模块来读写上述各存储器模块，将使得上述开发和调试过程更加方便、快捷。本发明通过对上述仿真、程序开发和调试阶段的存储器操作进行分类，设计一条JTAG链及其对应的RAM接口模块，便利了在开发系统上对智能卡芯片程序进行开发和调试。
-
Patent Agency Ranking
公开(公告)号：CN102968585A
公开(公告)日：2013-03-13
申请号：CN201110255667.2
申请日：2011-08-31
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06F21/34
Abstract: 本发明提出一种带USB HOST和安全认证及加密功能的适配器，外接USBKEY可以与本发明所提供的USB HOST功能模块直连通讯；同时该适配器提供的接口可以与各种手持移动终端的RS232串口等接口相连接，从而实现外接USBKEY经该适配器与手持移动终端通讯并提供手持移动终端网银所需的安全认证和数据加密服务。本发明内嵌安全认证模块，在不外接USBKEY等安全设备的时候，它本身有手持移动终端和PC网银所需的安全认证和数据加密功能。所以，本发明既有存量USBKEY支持PC网银的功能，又较之多了支持手持移动终端网银的功能；而且，本发明为存量USBKEY支持手持移动终端网银提供适配功能。
-
公开(公告)号：CN101944037A
公开(公告)日：2011-01-12
申请号：CN200910088705.2
申请日：2009-07-06
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明公开了一种在开发系统中仿真智能卡芯片RAM在上电时随机性的方法，涉及到开发系统与智能卡芯片RAM一致性的仿真领域。开发系统中采用FPGA芯片仿真智能卡芯片，在FPGA芯片中实现了随机数产生模块和RAM模块。当开发系统检测到读卡器下电，随机数产生模块在输入时钟的下降沿产生一个字节随机数，在输入时钟的上升沿将该随机数写入RAM。在读卡器对开发系统再次上电时，开发系统的RAM数据为随机值，与智能卡芯片RAM在读卡器上电时的数据随机情况相同。本发明解决了开发系统与智能卡在下电后RAM数据存在的差异，避免了在使用开发系统时，因RAM数据差异而引起设计失误。
-
公开(公告)号：CN101944037B
公开(公告)日：2013-03-20
申请号：CN200910088705.2
申请日：2009-07-06
Applicant: 北京中电华大电子设计有限责任公司
Abstract: 本发明公开了一种在开发系统中仿真智能卡芯片RAM在上电时随机性的方法，涉及到开发系统与智能卡芯片RAM一致性的仿真领域。开发系统中采用FPGA芯片仿真智能卡芯片，在FPGA芯片中实现了随机数产生模块和RAM模块。当开发系统检测到读卡器下电，随机数产生模块在输入时钟的下降沿产生一个字节随机数，在输入时钟的上升沿将该随机数写入RAM。在读卡器对开发系统再次上电时，开发系统的RAM数据为随机值，与智能卡芯片RAM在读卡器上电时的数据随机情况相同。本发明解决了开发系统与智能卡在下电后RAM数据存在的差异，避免了在使用开发系统时，因RAM数据差异而引起设计失误。
-
公开(公告)号：CN102542323A
公开(公告)日：2012-07-04
申请号：CN201110276578.6
申请日：2011-09-09
Applicant: 北京中电华大电子设计有限责任公司
IPC: G06K19/077 , G07F9/08 , G06F21/00
Abstract: 本发明提出了一种多功能的可视智能卡，涉及USBKEY、OTP动态口令、以及金融IC卡的应用领域。本发明提出一种融合USBKEY和OTP及金融IC卡功能的可视智能卡，能够合并上述三个载体，用一个载体实现OTP动态口令卡、金融IC卡和USBKEY功能，并让用户方便的选择使用上述功能。本发明借助智能卡内嵌的电池、按键和可视电子纸，实现OTP动态口令的产生和显示、USBKEY认证过程中的信息输入和确认以及金融IC卡的电子现金余额显示和查询功能。
-
公开(公告)号：CN102110047A
公开(公告)日：2011-06-29
申请号：CN200910243490.7
申请日：2009-12-23
Applicant: 北京中电华大电子设计有限责任公司
Inventor： 周江瑜
Abstract: 本发明介绍一种在开发系统中读写RAM的方法，涉及到用开发系统对智能卡芯片程序开发和调试的领域。开发系统采用FPGA芯片仿真智能卡芯片的CPU等数字逻辑模块，用RAM仿真FLASH、EEPROM和ROM等存储器模块。各个存储器模块都可以通过CPU来访问。在开发系统上对智能卡芯片程序进行开发和调试的阶段，设计一条JTAG链以及相应的RAM接口模块来读写上述各存储器模块，将使得上述开发和调试过程更加方便、快捷。本发明通过对上述仿真、程序开发和调试阶段的存储器操作进行分类，设计一条JTAG链及其对应的RAM接口模块，便利了在开发系统上对智能卡芯片程序进行开发和调试。
-
-
-
-
-
Search Results
6
records
(took 0.03 seconds)
