公开(公告)号：CN1099699C

公开(公告)日：2003-01-22

申请号：CN97111685.7

申请日：1997-04-08

Applicant: 佳能株式会社

Inventor： 山方宪二 ,  米原隆夫 ,  阿闭忠司 ,  坂口清文

IPC: H01L21/20 ,  H01L21/76

CPC classification number: H01L21/2007 ,  H01L21/76251 ,  Y10S438/977

Abstract: 本发明解决了粘贴SOI基片在其周边部分产生空洞和由此导致的器件数量减少的问题。本发明涉及一种制造SOI基片的方法，所述SOI基片通过粘贴具有SiO2表面的第一Si基片和具有Si表面的第二Si基片而获得，粘贴在SiO2表面和Si表面上进行，该方法包括：在把第一Si基片和第二Si基片粘贴在一起前，清洗第二Si基片的Si表面，使之具有疏水性的步骤。

公开(公告)号：CN1145200C

公开(公告)日：2004-04-07

申请号：CN99101758.7

申请日：1999-02-04

Applicant: 佳能株式会社

Inventor： 秋野丰 ,  阿闭忠司

IPC: H01L21/302 ,  H01L21/265 ,  H01L27/00

CPC classification number: H01L21/7624 ,  H01L21/2007 ,  H01L21/76251 ,  Y10T156/10 ,  Y10T156/1043 ,  Y10T156/1052

Abstract: 一种制作半导体衬底的方法，通过除去半导体衬底的外周末端部分，以便使绝缘层的外周末端位于半导体层的外周末端与支承件的外周末端之间，从而该半导体层与绝缘层产生阶梯状外形，能有效地防止在绝缘层和半导体的部分中发生碎裂现象和产生碎片。

公开(公告)号：CN1225499A

公开(公告)日：1999-08-11

申请号：CN99101758.7

申请日：1999-02-04

Applicant: 佳能株式会社

Inventor： 秋野丰 ,  阿闭忠司

IPC: H01L21/00 ,  H01L27/00

CPC classification number: H01L21/7624 ,  H01L21/2007 ,  H01L21/76251 ,  Y10T156/10 ,  Y10T156/1043 ,  Y10T156/1052

Abstract: 一种制作半导体衬底的方法,通过除去半导体衬底的外周末端部分,以便使绝缘层的外周末端位于半导体层的外周末端与支承件的外周末端之间,从而该半导体层与绝缘层产生阶梯状外形,能有效地防止在绝缘层和半导体的部分中发生碎裂现象和产生碎片。

公开(公告)号：CN1104036C

公开(公告)日：2003-03-26

申请号：CN97126486.4

申请日：1997-11-14

Applicant: 佳能株式会社

Inventor： 坂口清文 ,  米原隆夫 ,  阿闭忠司

IPC: H01L21/00

CPC classification number: H01L21/304 ,  H01L21/76259

Abstract: 一种制造半导体产品的方法，包括以下步骤：制造包括硅衬底的第一衬底，其上具有多孔硅层和设置于所述多孔硅层上的无孔半导体层；键合所述第一衬底和第二衬底，形成具有所述无孔半导体层设置于其中的多层结构；使所述多层结构的所述第一和第二衬底沿所述多孔硅层彼此分离；及去掉残留于所述分离的第二衬底上的多孔硅层，其特征在于，所述分离步骤包括加热所述多层结构。

公开(公告)号：CN1191383A

公开(公告)日：1998-08-26

申请号：CN97126486.4

申请日：1997-11-14

Applicant: 佳能株式会社

Inventor： 坂口清文 ,  米原隆夫 ,  阿闭忠司

IPC: H01L21/00 ,  H01L21/20

CPC classification number: H01L21/304 ,  H01L21/76259

Abstract: 一种制造半导体产品方法,包括以下步骤:制造包括硅衬底的第一衬底,其上具有多孔硅层和设置于所述多孔硅层上的无孔半导体层;键合所述第一衬底和第二衬底,形成具有设置于其中的所述无孔半导体层的多层结构;通过加热所述多层结构,使所述多层结构的第一和第二衬底沿所述多孔硅层彼此分离;及去掉残留于所述分离的第二衬底上的多孔硅层。

公开(公告)号：CN1160285A

公开(公告)日：1997-09-24

申请号：CN96123922.0

申请日：1996-12-12

Applicant: 佳能株式会社

Inventor： 阿闭忠司

IPC: H01L21/00

CPC classification number: H01L21/30604 ,  H01L21/02021 ,  H01L21/3065 ,  H01L21/76251 ,  H01L21/76256

Abstract: 常规SOI衬底制造方法使用湿法刻蚀除去多孔单晶硅区，难于高真空中控制SOI衬底的浓度，会降低产生率。这里的方法包括：在有至少具有多孔单晶硅区的单晶硅衬底上的多孔单晶硅区表面上形成无孔单晶硅区；借助于绝缘区将支撑衬底键合到所述无孔单晶硅区的表面上；以及除去所述多孔单晶硅区，其中除去多孔单晶硅区的步骤包括进行干法刻蚀的步骤，在此步骤中，多孔单晶硅区的刻蚀速率大于无孔单晶硅区的刻蚀速率。

公开(公告)号：CN1090381C

公开(公告)日：2002-09-04

申请号：CN96123922.0

申请日：1996-12-12

Applicant: 佳能株式会社

Inventor： 阿闭忠司

IPC: H01L21/20 ,  C30B33/00

CPC classification number: H01L21/30604 ,  H01L21/02021 ,  H01L21/3065 ,  H01L21/76251 ,  H01L21/76256

Abstract: 常规SOI衬底制造方法使用湿法刻蚀除去多孔单晶硅区，难于高真空中控制SOI衬底的浓度，会降低产生率。这里的方法包括：在有至少具有多孔单晶硅区的单晶硅衬底上的多孔单晶硅区表面上形成无孔单晶硅区；借助于绝缘区将支撑衬底键合到所述无孔单晶硅区的表面上；以及除去所述多孔单晶硅区，其中除去多孔单晶硅区的步骤包括进行干法刻蚀的步骤，在此步骤中，多孔单晶硅区的刻蚀速率大于无孔单晶硅区的刻蚀速率。

公开(公告)号：CN1076862C

公开(公告)日：2001-12-26

申请号：CN96121530.5

申请日：1996-12-12

Applicant: 佳能株式会社

Inventor： 阿闭忠司

IPC: H01L21/20 ,  H01L21/3065

CPC classification number: H01L21/76251 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/76256

Abstract: 一种SOI衬底的制造工艺有效地除去在多孔硅区上的非多孔硅区，并解决了玻璃衬底刻蚀时不可避免的问题和需要较厚的多孔硅区的问题。该工艺包括：使单晶硅衬底的表面层成为多孔以形成多孔单晶硅区；在多孔单晶硅区的表面上形成第二非多孔单晶硅区；将支撑衬底通过绝缘区键合到第二非多孔单晶硅区的表面；除去第一非多孔单晶硅区；以及除去多孔单晶硅区，其中除去第一非多孔单晶硅区包括进行干法刻蚀的步骤，在该干法刻蚀中非多孔单晶硅区的刻蚀速率大于多孔单晶硅区的刻蚀速率。

公开(公告)号：CN1227964A

公开(公告)日：1999-09-08

申请号：CN99102594.6

申请日：1999-03-03

Applicant: 佳能株式会社

Inventor： 阿闭忠司

IPC: H01L21/00

CPC classification number: H01L21/67092 ,  B01D46/48 ,  F24F3/161 ,  H01L21/76254 ,  H01L21/76256 ,  H01L21/76259

Abstract: 提供了一种制造高质量键合SOI衬底的方法。在清洁度为联邦标准209D：美国IS标准的1级或更高的气氛中执行暴露二个衬底之间的键合界面的步骤。使用对尺寸为0.1μm或更大的尘埃颗粒的收集效率为99.9999%(6N)的空气过滤器，能够获得1级洁净室。

公开(公告)号：CN1166049A

公开(公告)日：1997-11-26

申请号：CN97111685.7

申请日：1997-04-08

Applicant: 佳能株式会社

Inventor： 山方宪二 ,  米原隆夫 ,  阿闭忠司 ,  坂口清文

IPC: H01L21/00

CPC classification number: H01L21/2007 ,  H01L21/76251 ,  Y10S438/977

Abstract: 本发明解决了粘贴SOI基片在其周边部分产生空洞和由此导致的器件数量减少的问题。本发明涉及一种制造SOI基片的方法，所述SOI基片通过粘贴具有SiO2表面的第一Si基片和具有Si表面的第二Si基片而获得，粘贴在SiO2表面和Si表面上进行，该方法包括：在把第一Si基片和第二Si基片粘贴在一起前，清洗第二Si基片的Si表面，使之具有疏水性的步骤。