公开(公告)号：CN1145200C

公开(公告)日：2004-04-07

申请号：CN99101758.7

申请日：1999-02-04

Applicant: 佳能株式会社

Inventor： 秋野丰 ,  阿闭忠司

IPC: H01L21/302 ,  H01L21/265 ,  H01L27/00

CPC classification number: H01L21/7624 ,  H01L21/2007 ,  H01L21/76251 ,  Y10T156/10 ,  Y10T156/1043 ,  Y10T156/1052

Abstract: 一种制作半导体衬底的方法，通过除去半导体衬底的外周末端部分，以便使绝缘层的外周末端位于半导体层的外周末端与支承件的外周末端之间，从而该半导体层与绝缘层产生阶梯状外形，能有效地防止在绝缘层和半导体的部分中发生碎裂现象和产生碎片。

公开(公告)号：CN1225499A

公开(公告)日：1999-08-11

申请号：CN99101758.7

申请日：1999-02-04

Applicant: 佳能株式会社

Inventor： 秋野丰 ,  阿闭忠司

IPC: H01L21/00 ,  H01L27/00

CPC classification number: H01L21/7624 ,  H01L21/2007 ,  H01L21/76251 ,  Y10T156/10 ,  Y10T156/1043 ,  Y10T156/1052

Abstract: 一种制作半导体衬底的方法,通过除去半导体衬底的外周末端部分,以便使绝缘层的外周末端位于半导体层的外周末端与支承件的外周末端之间,从而该半导体层与绝缘层产生阶梯状外形,能有效地防止在绝缘层和半导体的部分中发生碎裂现象和产生碎片。