运算电路及其运算控制方法

    公开(公告)号:CN100578440C

    公开(公告)日:2010-01-06

    申请号:CN200480030265.0

    申请日:2004-10-14

    Abstract: 一种积和运算电路包括脉宽/数字转换电路(9),将具有代表操作数值的脉宽的脉冲信号转换为数字信号;排序电路(4),将由该脉宽/数字转换电路(9)转换为数字信号的多个操作数值Xi以大小递减或递增的顺序输出;以及累积和电路(1),用相应的操作数值Wi乘以从排序电路(4)输出的每一个操作数值并且计算相乘结果的累积和。该脉宽/数字转换电路(9)包括计数器(10),对时钟进行计数并将计数值作为数字信号输出,以及n个后沿锁存电路(11-0-11-(n-1)),其中的每一个在输入脉冲信号的后沿锁存从计数器输出的共用计数值。

    信息处理装置及控制该装置的方法

    公开(公告)号:CN102781631B

    公开(公告)日:2015-09-09

    申请号:CN201180012453.0

    申请日:2011-03-07

    CPC classification number: B25J9/1671

    Abstract: 一种信息处理装置,包括成像单元并且能够设置机器人系统的结构部件的布置,该机器人系统基于由成像单元捕获的图像而操作。该信息处理装置包括:布置单元,被配置为在与机器人系统的操作空间相对应的虚拟空间中布置对应于结构部件的虚拟对象;第一获取单元,被配置为获取与捕获的图像相对应并且其中布置有虚拟对象的虚拟空间中的虚拟空间图像;以及第二获取单元,被配置为基于虚拟空间图像来获取评价值,该评价值表示虚拟对象的布置对机器人系统的操作的适应性。

    模式识别单元生成方法及信息处理装置

    公开(公告)号:CN101464955A

    公开(公告)日:2009-06-24

    申请号:CN200810185863.5

    申请日:2008-12-18

    CPC classification number: G06K9/6256 G06K9/00973

    Abstract: 本发明涉及模式识别单元生成方法及信息处理装置。所述模式识别单元生成方法生成模式识别单元,在所述模式识别单元中,通过将多个弱判别器级联连接而获得的弱判别器阵列分支,并且分支之后的各个枝连接有所述弱判别器阵列,所述模式识别单元生成方法基于通过向所述弱判别器阵列输入一组评价用的数据而获得的处理结果,来评价分支之后的弱判别器阵列是否达到要连接的段数。基于该评价结果,确定作为所述弱判别器阵列的要不分支地连接的所述弱判别器的段数。

    模式识别单元生成方法及信息处理装置

    公开(公告)号:CN101464955B

    公开(公告)日:2012-08-08

    申请号:CN200810185863.5

    申请日:2008-12-18

    CPC classification number: G06K9/6256 G06K9/00973

    Abstract: 本发明涉及模式识别单元生成方法及信息处理装置。所述模式识别单元生成方法生成模式识别单元,在所述模式识别单元中,通过将多个弱判别器级联连接而获得的弱判别器阵列分支,并且分支之后的各个枝连接有所述弱判别器阵列,所述模式识别单元生成方法基于通过向所述弱判别器阵列输入一组评价用的数据而获得的处理结果,来评价分支之后的弱判别器阵列是否达到要连接的段数。基于该评价结果,确定作为所述弱判别器阵列的要不分支地连接的所述弱判别器的段数。

    信息处理装置及控制该装置的方法

    公开(公告)号:CN102781631A

    公开(公告)日:2012-11-14

    申请号:CN201180012453.0

    申请日:2011-03-07

    CPC classification number: B25J9/1671

    Abstract: 一种信息处理装置,包括成像单元并且能够设置机器人系统的结构部件的布置,该机器人系统基于由成像单元捕获的图像而操作。该信息处理装置包括:布置单元,被配置为在与机器人系统的操作空间相对应的虚拟空间中布置对应于结构部件的虚拟对象;第一获取单元,被配置为获取与捕获的图像相对应并且其中布置有虚拟对象的虚拟空间中的虚拟空间图像;以及第二获取单元,被配置为基于虚拟空间图像来获取评价值,该评价值表示虚拟对象的布置对机器人系统的操作的适应性。

    运算电路及其运算控制方法

    公开(公告)号:CN1867888A

    公开(公告)日:2006-11-22

    申请号:CN200480030265.0

    申请日:2004-10-14

    Abstract: 一种积和运算电路包括脉宽/数字转换电路(9),将具有代表操作数值的脉宽的脉冲信号转换为数字信号;排序电路(4),将由该脉宽/数字转换电路(9)转换为数字信号的多个操作数值Xi以大小递减或递增的顺序输出;以及累积和电路(1),用相应的操作数值Wi乘以从排序电路(4)输出的每一个操作数值并且计算相乘结果的累积和。该脉宽/数字转换电路(9)包括计数器(10),对时钟进行计数并将计数值作为数字信号输出,以及n个后沿锁存电路(11-0-11-(n-1)),其中的每一个在输入脉冲信号的后沿锁存从计数器输出的共用计数值。

Patent Agency Ranking