公开(公告)号：CN1998012A

公开(公告)日：2007-07-11

申请号：CN200480030313.6

申请日：2004-10-14

Applicant: 佳能株式会社

Inventor： 野村修 ,  森江隆 ,  是角圭祐

IPC: G06N3/063

CPC classification number: G06F7/5443 ,  G06N3/063

Abstract: 一种积和运算电路，包括：排序块(4)，其以大小的降序或升序输出多个操作数值x1、x2、…；以及运算单元(1)，其将从排序块(4)输出的每个操作数值xi与相应的操作数值Wi相乘，并计算乘法结果的累加和。

公开(公告)号：CN1867888A

公开(公告)日：2006-11-22

申请号：CN200480030265.0

申请日：2004-10-14

Applicant: 佳能株式会社

Inventor： 野村修 ,  森江隆 ,  中野铁平

IPC: G06F7/544 ,  H03M5/08 ,  G06N3/04

Abstract: 一种积和运算电路包括脉宽/数字转换电路(9)，将具有代表操作数值的脉宽的脉冲信号转换为数字信号；排序电路(4)，将由该脉宽/数字转换电路(9)转换为数字信号的多个操作数值Xi以大小递减或递增的顺序输出；以及累积和电路(1)，用相应的操作数值Wi乘以从排序电路(4)输出的每一个操作数值并且计算相乘结果的累积和。该脉宽/数字转换电路(9)包括计数器(10)，对时钟进行计数并将计数值作为数字信号输出，以及n个后沿锁存电路(11－0－11－(n－1))，其中的每一个在输入脉冲信号的后沿锁存从计数器输出的共用计数值。

公开(公告)号：CN100578440C

公开(公告)日：2010-01-06

申请号：CN200480030265.0

申请日：2004-10-14

Applicant: 佳能株式会社

Inventor： 野村修 ,  森江隆 ,  中野铁平

IPC: G06F7/544 ,  H03M5/08 ,  G06N3/04

Abstract: 一种积和运算电路包括脉宽/数字转换电路(9)，将具有代表操作数值的脉宽的脉冲信号转换为数字信号；排序电路(4)，将由该脉宽/数字转换电路(9)转换为数字信号的多个操作数值Xi以大小递减或递增的顺序输出；以及累积和电路(1)，用相应的操作数值Wi乘以从排序电路(4)输出的每一个操作数值并且计算相乘结果的累积和。该脉宽/数字转换电路(9)包括计数器(10)，对时钟进行计数并将计数值作为数字信号输出，以及n个后沿锁存电路(11-0-11-(n-1))，其中的每一个在输入脉冲信号的后沿锁存从计数器输出的共用计数值。

公开(公告)号：CN1998012B

公开(公告)日：2010-11-10

申请号：CN200480030313.6

申请日：2004-10-14

Applicant: 佳能株式会社

Inventor： 野村修 ,  森江隆 ,  是角圭祐

IPC: G06F7/544 ,  G06F7/52 ,  G06N3/063

CPC classification number: G06F7/5443 ,  G06N3/063

Abstract: 一种积和运算电路，包括：排序块(4)，其以大小的降序或升序输出多个操作数值x1、x2、...；以及运算单元(1)，其将从排序块(4)输出的每个操作数值xi与相应的操作数值Wi相乘，并计算乘法结果的累加和。