-
Patent Agency Ranking
公开(公告)号：CN107564925B
公开(公告)日：2022-01-28
申请号：CN201710497532.4
申请日：2017-06-27
Applicant: 佳能株式会社
IPC: H01L27/146 , H04N5/367
Abstract: 公开了成像装置、成像系统和可移动物体。成像装置包括其中布置有各自包括光电转换器的多个像素的像素区域，该像素区域包括有效像素区域、覆盖有遮光膜的光学黑区域，以及布置在有效像素区域与光学黑区域之间的哑元像素区域。所述多个像素中布置在至少有效像素区域和光学黑区域中的像素各自包括布置在光电转换器上方的光波导。包括光波导的像素被布置在有效像素区域与光学黑区域之间以便彼此间隔开至少一个像素的节距。
-
公开(公告)号：CN113515015B
公开(公告)日：2024-06-07
申请号：CN202110323121.X
申请日：2021-03-26
Applicant: 佳能株式会社
Abstract: 公开了制造半导体设备的方法。通过使用具有掩模台和投影光学系统的曝光装置来制造半导体设备的方法包括通过使用布置在掩模台上的第一掩模来曝光基板的第一时段、通过使用布置在掩模台上的第二掩模来曝光基板的第二时段以及在第一时段与第二时段之间的第三时段。该方法包括：在第三时段的至少一部分中，将布置在掩模台上的第一掩模改变为第二掩模，以及在第一时段和第二时段中，执行控制以调整投影光学系统的光学元件的温度分布，以便减小投影光学系统的像差的改变。第三时段比第一时段短。
-
公开(公告)号：CN113299627A
公开(公告)日：2021-08-24
申请号：CN202110193193.7
申请日：2021-02-20
Applicant: 佳能株式会社
IPC: H01L23/528 , H01L21/768 , H01L27/146 , G03F7/20
Abstract: 本公开涉及半导体装置和用于制造半导体装置的方法。一种半导体装置包括在半导体层上的各自具有镶嵌结构的多条布线，其中该多条布线包括彼此相邻的第一布线和第二布线，其中第一布线沿着第一布线延伸的方向包括第一部分、第二部分以及位于第一部分和第二部分之间的第三部分，并且其中第三部分的宽度大于第一部分的宽度和第二部分的宽度中的每一个。
-
公开(公告)号：CN107564925A
公开(公告)日：2018-01-09
申请号：CN201710497532.4
申请日：2017-06-27
Applicant: 佳能株式会社
IPC: H01L27/146 , H04N5/367
CPC classification number: H01L27/14625 , G06T7/536 , G06T2207/10004 , G06T2207/30252 , H01L27/14621 , H01L27/14623 , H01L27/14627 , H04N5/355 , H04N5/361 , H04N5/374 , H04N5/378 , H04N7/183
Abstract: 公开了成像装置、成像系统和可移动物体。成像装置包括其中布置有各自包括光电转换器的多个像素的像素区域，该像素区域包括有效像素区域、覆盖有遮光膜的光学黑区域，以及布置在有效像素区域与光学黑区域之间的哑元像素区域。所述多个像素中布置在至少有效像素区域和光学黑区域中的像素各自包括布置在光电转换器上方的光波导。包括光波导的像素被布置在有效像素区域与光学黑区域之间以便彼此间隔开至少一个像素的节距。
-
公开(公告)号：CN113515015A
公开(公告)日：2021-10-19
申请号：CN202110323121.X
申请日：2021-03-26
Applicant: 佳能株式会社
Abstract: 公开了制造半导体设备的方法。通过使用具有掩模台和投影光学系统的曝光装置来制造半导体设备的方法包括通过使用布置在掩模台上的第一掩模来曝光基板的第一时段、通过使用布置在掩模台上的第二掩模来曝光基板的第二时段以及在第一时段与第二时段之间的第三时段。该方法包括：在第三时段的至少一部分中，将布置在掩模台上的第一掩模改变为第二掩模，以及在第一时段和第二时段中，执行控制以调整投影光学系统的光学元件的温度分布，以便减小投影光学系统的像差的改变。第三时段比第一时段短。
-
-
-
-
Search Results
5
records
(took 0.015 seconds)
