-
公开(公告)号：CN103560134B
公开(公告)日：2016-11-16
申请号：CN201310530006.5
申请日：2013-10-31
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L27/12 , H01L23/522 , H01L21/77 , H01L21/768
CPC classification number: G09G3/2092 , G02F1/1345 , G09G2300/0426 , H01L27/124 , H01L27/3279 , H01L2224/27831
Abstract: 本发明提供了一种阵列基板及其制作方法、显示装置，所述阵列基板的集线区内包括多条用于在驱动芯片和阵列基板的显示区之间传输信号的信号传输线，每条信号传输线对应于一数据传输通道，其特征在于，所述阵列基板还包括：至少一条与信号传输线对应设置的阻抗平衡线；所述阻抗平衡线与所属信号传输线之间电连接，使得所述集线区内的不同数据传输通道的阻抗的差值符合第一预设条件。从而可在不增加端口区域的情况下，实现端口区域中每一条信号传输线对应的信号传输通道间的电阻比值在一预设的范围内，以减少信号延迟情况。
-
公开(公告)号：CN103792747B
公开(公告)日：2016-05-04
申请号：CN201410046075.3
申请日：2014-02-10
Applicant: 北京京东方显示技术有限公司 , 京东方科技集团股份有限公司
IPC: G02F1/1362 , G02F1/13 , H01L27/12 , H01L21/77
CPC classification number: G02F1/136259 , G02F1/136286 , G02F1/1368
Abstract: 本发明实施例提供一种阵列基板及其制作方法、修复方法及显示装置，涉及显示技术领域，能够在减小寄生电容的基础上增大像素的修复区域。该阵列基板包括薄膜晶体管、像素电极、横纵交叉的栅线和数据线以及修复层。该修复层与像素电极电连接，其面积在设定的修复层面积范围内，并且修复层的图案包括至少一个镂空部。
-
公开(公告)号：CN103474418B
公开(公告)日：2016-05-04
申请号：CN201310415110.X
申请日：2013-09-12
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L23/544 , H01L27/12 , H01L21/84
CPC classification number: H01L2224/24
Abstract: 本发明公开了一种阵列基板及其制作方法、显示装置，以解决现有技术中第二检测短路环与数据信号线金属交叠区域容易形成静电击穿的问题。本发明中阵列基板包括位于显示区域、顺序排列的若干条数据信号线，位于非显示区域、与排列顺序为奇数的数据信号线连接为一体结构的第一检测短路环，还包括：位于非显示区域的第二检测短路环和连接线，所述第二检测短路环设置于所述第一检测短路环远离显示区域的一侧，所述连接线通过过孔将所述第二检测短路环和排列顺序为偶数的数据信号线连接。第二检测短路环与第一检测短路环、数据信号线都无交叠区域，防止第二检测短路环与数据信号线交叠区域形成静电击穿。
-
公开(公告)号：CN102998869B
公开(公告)日：2015-11-11
申请号：CN201210546053.4
申请日：2012-12-14
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1362 , G02F1/1368 , H01L27/32 , H01L21/77
Abstract: 本发明实施例提供薄膜晶体管阵列基板及其制作方法、显示装置，涉及显示技术领域，能够当薄膜晶体管与数据线之间断开时，实现对薄膜晶体管与数据线之间连接的修复，提高薄膜晶体管阵列基板的良品率，提升薄膜晶体管阵列基板的稳定性。该薄膜晶体管阵列基板包括基板，设置于基板上的栅线和公共电极线，设置于栅线和公共电极线上的栅绝缘层，设置于栅绝缘层上的有源层，设置于有源层上的源极、漏极、数据线和像素电极层，源极与有源层相接触，漏极与有源层相接触，漏极与像素电极层相接触并电连接，源极包含至少一个第一修复线，数据线包含至少一个第二修复线，栅线、公共电极线、像素电极层中任意一种或两种以上组合包含至少一个相应的冗余区。
-
公开(公告)号：CN103560134A
公开(公告)日：2014-02-05
申请号：CN201310530006.5
申请日：2013-10-31
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L27/12 , H01L23/522 , H01L21/77 , H01L21/768
CPC classification number: G09G3/2092 , G02F1/1345 , G09G2300/0426 , H01L27/124 , H01L27/3279 , H01L2224/27831
Abstract: 本发明提供了一种阵列基板及其制作方法、显示装置，所述阵列基板的集线区内包括多条用于在驱动芯片和阵列基板的显示区之间传输信号的信号传输线，每条信号传输线对应于一数据传输通道，其特征在于，所述阵列基板还包括：至少一条与信号传输线对应设置的阻抗平衡线；所述阻抗平衡线与所属信号传输线之间电连接，使得所述集线区内的不同数据传输通道的阻抗的差值符合第一预设条件。从而可在不增加端口区域的情况下，实现端口区域中每一条信号传输线对应的信号传输通道间的电阻比值在一预设的范围内，以减少信号延迟情况。
-
Patent Agency Ranking
公开(公告)号：CN102929055A
公开(公告)日：2013-02-13
申请号：CN201210436371.5
申请日：2012-11-05
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1362
Abstract: 本发明公开了一种像素结构、阵列基板及液晶显示装置，该像素结构包括多个能够导电的功能层，且所述多个功能层中包括交叉设置于不同层的第一信号传输线和第二信号传输线，所述第一信号传输线和第二信号传输线的交叉处形成有寄生电容，所述像素结构还包括至少一个与所述寄生电容并联的保护电容，所述保护电容设置于所述多个功能层中的一个功能层上，且所述保护电容的击穿电压小于所述寄生电容的击穿电压。本发明保护交叉的信号传输线之间的寄生电容不被击穿。
-
公开(公告)号：CN102931189B
公开(公告)日：2016-12-21
申请号：CN201210430745.2
申请日：2012-11-01
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L27/02 , H01L21/77 , G02F1/1343 , G02F1/1345 , G02F1/1362 , G02F1/1368
Abstract: 本发明提供一种阵列基板，包括引线和像素电极，所述引线和像素电极之间具有绝缘层，其中，所述像素电极与引线分隔设置且所述像素电极与引线之间能够导通。相应地，提供一种包括上述阵列基板的显示装置、上述阵列基板的维修方法以及制作方法。本发明所述阵列基板以及采用本发明所述制作方法制成的阵列基板在消除亮点像素瑕疵时不增加现有制作工艺、可靠性高、方便省时。
-
公开(公告)号：CN102956551B
公开(公告)日：2015-01-07
申请号：CN201210434514.9
申请日：2012-11-02
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L21/77 , G02F1/1362 , G02F1/1368
Abstract: 本发明公开了一种阵列基板的制作方法、阵列基板及显示装置，包括：通过一次构图工艺形成栅极、栅线、公共电极线和用于保护栅线、公共电极线的第一保护层的图形；和/或通过一次构图工艺形成所源极、漏极、数据线和用于保护数据线的第二保护层的图形。由于栅极、栅线、公共电极线和第一保护层的图形通过一次构图工艺形成，因此避免了在对用于制作栅线及公共电极线的金属膜层进行湿刻时，刻蚀液渗入PR胶与用于形成所述金属膜层间的缝隙而导致栅线被刻蚀液刻蚀而出现断裂的情况，同样，源极、漏极、数据线和用于保护所述数据线的第二保护层的图形通过一次构图工艺形成，也避免了数据线被刻蚀液刻蚀而出现断裂的情况，提高了阵列基板的成品率。
-
公开(公告)号：CN102998869A
公开(公告)日：2013-03-27
申请号：CN201210546053.4
申请日：2012-12-14
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1362 , G02F1/1368 , H01L27/32 , H01L21/77
Abstract: 本发明实施例提供薄膜晶体管阵列基板及其制作方法、显示装置，涉及显示技术领域，能够当薄膜晶体管与数据线之间断开时，实现对薄膜晶体管与数据线之间连接的修复，提高薄膜晶体管阵列基板的良品率，提升薄膜晶体管阵列基板的稳定性。该薄膜晶体管阵列基板包括基板，设置于基板上的栅线和公共电极线，设置于栅线和公共电极线上的栅绝缘层，设置于栅绝缘层上的有源层，设置于有源层上的源极、漏极、数据线和像素电极层，源极与有源层相接触，漏极与有源层相接触，漏极与像素电极层相接触并电连接，源极包含至少一个第一修复线，数据线包含至少一个第二修复线，栅线、公共电极线、像素电极层中任意一种或两种以上组合包含至少一个相应的冗余区。
-
公开(公告)号：CN103676386B
公开(公告)日：2016-10-05
申请号：CN201310741938.4
申请日：2013-12-27
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1362 , G02F1/1368 , G02F1/13
CPC classification number: G02F1/136227 , G02F1/133345 , G02F1/1345 , G02F1/136286 , G02F1/1368 , G02F2001/133388 , H01L27/124 , H01L29/78606
Abstract: 本发明公开了一种显示面板及显示装置，以更好的对外围走线区域处的金属线连接区域进行保护，提高保护力度，防止其断线。本发明中显示面板，包括设置在所述栅极金属层上的栅绝缘层；以及依次设置在所述栅绝缘层上的保护层、钝化层和氧化铟锡(ITO)覆盖层。通过本发明能够增大外围走线区域的膜层厚度，故其能对整个外围走线区域尤其是裸露在彩膜面板外的金属连接线区域进行保护，提高了保护力度。
-
-
-
-
-
-
-
-
-
Search Results
215
records
(took 0.191 seconds)
