-
公开(公告)号:CN119949066A
公开(公告)日:2025-05-06
申请号:CN202380010524.6
申请日:2023-09-06
Applicant: 京东方科技集团股份有限公司 , 北京京东方技术开发有限公司
IPC: H10K59/131 , H10K59/121 , H10K71/00
Abstract: 一种显示基板及其制备方法、显示装置。显示基板包括多个重复单元(100),重复单元(100)包括至少一条第一电源线(51)、至少一条补偿信号线(53)、至少两个数据信号线组以及多个子像素,多个子像素形成至少两个像素行和至少两个像素列,数据信号线组包括至少两条数据信号线(52),子像素包括存储电容(60);第一电源线(51)和补偿信号线(53)设置在重复单元(100)中相邻的两个像素列之间,至少两个数据信号线组分别设置在重复单元(100)像素行方向的两侧;存储电容(60)设置在数据信号线(52)和第一电源线(51)之间,或者,存储电容(60)设置在数据信号线(52)和补偿信号线(53)之间。
-
公开(公告)号:CN118818852A
公开(公告)日:2024-10-22
申请号:CN202310409744.8
申请日:2023-04-17
Applicant: 京东方科技集团股份有限公司 , 北京京东方技术开发有限公司
IPC: G02F1/1345 , G02F1/1362
Abstract: 本发明提供一种显示基板和显示装置,涉及显示技术领域,为解决高分辨率显示产品的周边区域布局难度大,信号线的loading较大的问题。所述显示基板包括显示区域和周边区域,周边区域包括相对设置的第一边框区和第二边框区,显示区域位于第一边框区和第二边框区之间;显示基板还包括:多条第一电源支线,第一电源支线的至少部分位于显示区域;第一电源总线,第一电源总线包括第一子电源线,第一子电源线位于第一边框区,第一子电源线包括第一电源部和第二电源部,第一电源部位于显示区域与第二电源部之间,第一电源部与多条第一电源支线分别耦接,第一电源部与第二电源部通过多个第一导电连接部耦接,第一导电连接部的数量小于第一电源支线的数量。
-
公开(公告)号:CN118414704A
公开(公告)日:2024-07-30
申请号:CN202280004658.2
申请日:2022-11-28
Applicant: 京东方科技集团股份有限公司
IPC: H01L27/00 , G09G3/3233
Abstract: 一种显示基板和显示装置,该显示基板包括衬底基板(101)、像素驱动电路层(D)、第一平坦化层(PLN1)、第一金属层(M1)、第二平坦化层(PLN2)、多个第一电极(E1)和像素界定层(PDL);像素驱动电路层(D)包括多个像素驱动电路,第一平坦化层(PLN1)包括分别暴露多个像素驱动电路的输出端的多个第一过孔(V1),第一金属层(M1)包括沿第一方向延伸的多个数据线(Data)以及多个连接电极(CL),多个连接电极(CL)分别通过第一过孔(V1)与多个像素驱动电路的输出端电连接,第二平坦化层(PLN2)包括暴露多个连接电极(CL)的多个第二过孔(V2),多个第一电极(E1)分别通过多个第二过孔(V2)与多个连接电极(CL)电连接,像素界定层(PDL)包括沿第一方向延伸的多个第一界定墙(PDL1)以及沿第二方向延伸的多个第二界定墙(PDL2),多个第一界定墙(PDL1)和多个第二界定墙(PDL2)限定出多个像素开口(PO),多个数据线(Data)中的至少部分在衬底基板(101)上的正投影分别与多个第一界定墙(PDL1)在衬底基板(101)上的正投影至少部分交叠。该显示基板具有更高的开口率,因此具有更好的显示效果。
-
公开(公告)号:CN118414575A
公开(公告)日:2024-07-30
申请号:CN202280004777.8
申请日:2022-11-30
Applicant: 京东方科技集团股份有限公司
Abstract: 一种驱动电路、驱动方法和显示装置。驱动电路包括第一控制节点控制电路(11)、第二控制节点控制电路(12)、第一节点控制电路(13)和第二节点控制电路(14),其中,第一控制节点控制电路(11)用于控制第一控制节点(PQ)的电位;第二控制节点控制电路(12)用于控制第二控制节点(PQB)的电位;第一节点控制电路(13)用于控制第一节点(Q)的电位;第二节点控制电路(14)分别与第二控制节点(PQB)、第一时钟信号端(CKB)和第二节点(QB)电连接,用于在第二控制节点(PQB)的电位的控制下,控制第一时钟信号端(CKB)与第二节点(QB)之间连通。提升驱动电路的工作稳定性。
-
公开(公告)号:CN117998907A
公开(公告)日:2024-05-07
申请号:CN202410329901.9
申请日:2024-03-21
Applicant: 京东方科技集团股份有限公司
IPC: H10K59/121 , H10K59/122
Abstract: 本申请涉及显示技术领域,具体提供一种显示基板,旨在解决现有显示基板因追求高PPI、高亮度而造成显示基板整体性能降低的问题。为此目的,本申请的显示基板包括:衬底;依次形成在衬底上的薄膜晶体管和平坦层;形成在平坦层上的凹坑,每个凹坑在衬底上正投影的边缘轮廓为多边形图案;在平坦层上形成的阳极层,阳极层包括第一区域,第一区域与凹坑对应;像素界定层,包括像素界定区;发光材料层,包括形成在像素界定区中的第二区域;阴极层,包括形成在第二区域上的第三区域;其中,第一区域、第二区域和第三区域中对应凹坑边缘轮廓的部分比对应凹坑内的部分薄。本申请能够在不影响显示基板整体性能的前提下提高出光亮度。
-
公开(公告)号:CN116364005A
公开(公告)日:2023-06-30
申请号:CN202310343337.1
申请日:2023-03-31
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/3208 , G09G3/3233
Abstract: 本公开实施例提供一种显示基板、显示面板和显示装置。显示基板包括阵列排布的多个像素单元,所述像素单元包括发光元件和用于驱动所述发光元件进行发光的像素驱动电路,所述像素驱动电路至少包括驱动晶体管和存储电容,所述存储电容的第一端与所述驱动晶体管的控制极连接,所述存储电容的第二端与所述发光元件的第一电极连接;多个所述像素单元至少包括发出第一颜色光的第一像素单元和发出第二颜色光的第二像素单元,其中,所述第一像素单元所包括的所述存储电容为第一存储电容,所述第二像素单元所包括的所述存储电容为第二存储电容;所述第一存储电容的电容值与所述第二存储电容的电容值不同。
-
公开(公告)号:CN119054431A
公开(公告)日:2024-11-29
申请号:CN202380008491.1
申请日:2023-03-29
Applicant: 京东方科技集团股份有限公司
IPC: H10K59/121
Abstract: 本公开提供一种电路结构和显示基板。所述电路结构包括:衬底基板,以及设置于衬底基板上的功能晶体管和信号传输线;功能晶体管包括第一导电连接部,第一电极,第二电极,至少两个栅极图形和至少一个有源图形;第一电极在衬底基板上的正投影与有源图形在衬底基板上的正投影至少部分交叠,第二电极在衬底基板上的正投影与有源图形在衬底基板上的正投影至少部分交叠;至少两个栅极图形在衬底基板上的正投影,分别与有源图形在衬底基板上的正投影至少部分交叠,至少两个栅极图形的第一端相耦接;第一导电连接部与栅极图形异层设置,第一导电连接部与至少两个栅极图形的第二端耦接;信号传输线与第一导电连接部耦接。
-
公开(公告)号:CN118648050A
公开(公告)日:2024-09-13
申请号:CN202380008167.X
申请日:2023-01-13
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/3208 , G11C19/28
Abstract: 一种驱动电路、驱动模组、驱动方法、显示基板和显示装置。驱动电路包括第一防漏电电路(13)、输出电路(12)和第一控制节点控制电路(11);第一防漏电电路(13)在第一电压信号的控制下,根据第一中间节点(N1)的电位,控制第一控制节点(PQ)、第一节点(Q)和第一中间节点(N1)之间连通或断开,在第一节点(Q)的电位的控制下,控制第一中间节点(N1)与第二电压线(V2)之间连通或断开,在第一中间节点(N1)与第二电压线(V2)之间连通时,控制第一控制节点(PQ)与第一节点(Q)之间断开。当第一防漏电电路(13)在第一节点(Q)的电位的控制下,控制第一中间节点(N1)与第二电压线(V2)之间连通时,控制第一控制节点(PQ)与第一节点(Q)断开,防止电流从第一节点(Q)流向第一控制节点(PQ),造成驱动信号输出端(01)的噪声。
-
公开(公告)号:CN118542093A
公开(公告)日:2024-08-23
申请号:CN202280005228.2
申请日:2022-12-23
Applicant: 京东方科技集团股份有限公司
IPC: H10K59/10
Abstract: 一种显示基板和显示装置。该显示基板包括衬底基板和位于衬底基板上的多个子像素,其中,子像素包括像素电路和发光元件,发光元件与像素电路电连接,像素电路被配置为驱动发光元件,发光元件包括第一电极、第二电极、以及位于第一电极和第二电极之间的发光功能层,像素电路包括驱动晶体管,发光元件的第一电极与驱动晶体管的第一极电连接,多个子像素包括第一子像素和第二子像素,第一子像素和第二子像素相邻,第一子像素的发光元件的第一电极在衬底基板上的正投影和第二子像素的像素电路在衬底基板上的正投影不交叠。
-
公开(公告)号:CN118476325A
公开(公告)日:2024-08-09
申请号:CN202380009188.3
申请日:2023-05-23
Applicant: 京东方科技集团股份有限公司 , 北京京东方技术开发有限公司
IPC: H10K59/121 , H10K59/131
Abstract: 一种显示基板(200)和显示装置,显示基板(200)包括:衬底基板(BS);多个子像素(PX),沿相互交叉的第一方向(X)和第二方向(Y)阵列设置在衬底基板(BS)上且包括多个像素电路(200a),其中,各个子像素(PX)包括多个显示单元(201),每个显示单元(201)被对应的像素电路(200a)单独驱动,其中,相邻显示单元(201)为一个像素单元组(202);多条信号线(271),信号线(271)的至少部分沿第二方向(Y)延伸,其中,至少一个像素单元组(202)内包含的显示单元(201)连接于同一条信号线(271),在第二方向(Y)上,信号线(271)包括第一连接部(2711)和第二连接部(2712),且在第一方向(X)上第一连接部(2711)的宽度小于第二连接部(2712)的宽度,显示基板(200)使得至少一个像素单元组(202)内包含的显示单元(201)连接于同一条信号线(271),且在第二方向(Y)上延伸的信号线(271)包括的第一连接部(2711)和第二连接部(2712)在第一方向(X)上的宽度大小不同,第一连接部(2711)的宽度小于第二连接部(2712)的宽度,可以增加同层结构之间的间距,减少工艺不良,且可以降低信号线(271)的负载。
-
-
-
-
-
-
-
-
-