-
公开(公告)号：CN115835362B
公开(公告)日：2025-05-09
申请号：CN202210458731.5
申请日：2022-04-24
Abstract: 本发明公开了一种适用于超高速无线通信系统的帧同步方法，该方法针对帧到达检测、帧定界、频偏估计展开了系统性联合设计，设计了两个状态机同时控制系统流程，提供了保护机制以避免在数据传输发生异常的情况下进行错误的帧定界及频偏估计。采用本发明提出的帧同步方法，可以实现超高速无线通信系统中数据的可靠传输。
-
公开(公告)号：CN117149698A
公开(公告)日：2023-12-01
申请号：CN202311080386.7
申请日：2023-08-25
Applicant: 之江实验室
IPC: G06F15/78
Abstract: 本发明公开了一种FPGA多路并行实现下的目标信号位置调整实现方法，将M路并行流水线输入、N路并行流水线输出的系统中处于N路并行下随机位置的目标(目标循环出现)，固定至某个范围(M≤N，M、N均为正整数)，该方法通过操作使能这个单比特信号来实现大并行路数数据的移位，当目标位置p在参考范围内，则不做处理，若目标位置p在参考范围外则插入一个有效使能(插入的有效使能长度为1个时钟周期)，下一信号周期继续判断目标位置，循环反馈，直至目标位置p在参考范围P内。相比于传统的直接将信号进行移位的方式，本发明能够简单有效地满足多路并行信号流水线输入条件下无缓存移位，资源占用少、功耗低、布线容易。
-
公开(公告)号：CN114866384B
公开(公告)日：2023-09-19
申请号：CN202210409708.7
申请日：2022-04-19
Abstract: 本发明公开了一种高速率通信场景下的低复杂度频域均衡实现方法，该方法包括：对M路并行输入数据进行整流分块，每个块包含长度为N1的循环前缀和长度为N2的有效数据，记N＝N1+N2＝aMQ，其中M、a和N均为2的正整数次幂且a≤M，Q为正整数，每个块的时钟周期数为N/M；对每块分别进行M路并行分级FFT，其级数为Q+1；FFT后的数据与均衡系数进行M路并行乘法完成频域均衡；均衡后的结果送入M路并行Q+1级分级IFFT；最后将每个块的N2个有效数据截取输出。本发明提出的频域均衡方法采用了并行分级FFT/IFFT，可保证其处理速度与数据输入速度一致且所需乘法器个数最少，并且具有较低的处理延时，特别适用于多路并行处理的高速率通信系统。
-
公开(公告)号：CN115835362A
公开(公告)日：2023-03-21
申请号：CN202210458731.5
申请日：2022-04-24
Abstract: 本发明公开了一种适用于超高速无线通信系统的帧同步方法，该方法针对帧到达检测、帧定界、频偏估计展开了系统性联合设计，设计了两个状态机同时控制系统流程，提供了保护机制以避免在数据传输发生异常的情况下进行错误的帧定界及频偏估计。采用本发明提出的帧同步方法，可以实现超高速无线通信系统中数据的可靠传输。
-
-
Patent Agency Ranking
公开(公告)号：CN117014261B
公开(公告)日：2024-02-23
申请号：CN202311285429.5
申请日：2023-10-07
Applicant: 之江实验室
Abstract: 本发明公开了一种双极化信道估计实现方法和装置，属于无线通信和信号处理领域。包括：设计基于Golay互补序列的信道估计基础导频；基于信道估计基础导频以及相同长度的零导频，构建双极化信道估计导频，将其插入帧同步序列和待发送的有用数据之间，得到双极化发送信号并由发送端发出；接收端获取接收信号，将信道估计基础导频的主体部分作为本地序列，利用本地序列分别对两个极化方向的接收信号执行滑动相关计算，截取相应位置的滑动相关值计算双极化信道估计结果，得到两个极化方向的同极化响应和异极化响应。本发明提出的双极化信道估计方法具有低实现复杂度和优异性能，能为双极化通信的可靠性提供保障。
-
公开(公告)号：CN116506938A
公开(公告)日：2023-07-28
申请号：CN202310515482.3
申请日：2023-05-06
Applicant: 之江实验室
IPC: H04W56/00
Abstract: 本申请提供一种时钟同步电路和时钟同步装置。时钟同步电路用于多个模数转换器或数模转换器之间的时钟同步，时钟同步电路包括时钟源、主时钟电路和多个从时钟电路。时钟源用于输出参考时钟源信号。主时钟电路与时钟源连接，用于接收参考时钟源信号并输出SYNC同步脉冲和低频参考时钟信号。多个从时钟电路与多个模数转换器或数模转换器一一对应连接，多个从时钟电路与主时钟电路连接。本申请提供的时钟同步电路通过设置多个从时钟电路，可以避免PCB走线误差对高频时钟造成时序失配和相噪恶化，以简单、可靠和低成本的方式实现多通道和低相噪采样系统的整个时钟树。
-
公开(公告)号：CN114866384A
公开(公告)日：2022-08-05
申请号：CN202210409708.7
申请日：2022-04-19
Abstract: 本发明公开了一种高速率通信场景下的低复杂度频域均衡实现方法，该方法包括：对M路并行输入数据进行整流分块，每个块包含长度为N1的循环前缀和长度为N2的有效数据，记N＝N1+N2＝aMQ，其中M、a和N均为2的正整数次幂且a≤M，Q为正整数，每个块的时钟周期数为N/M；对每块分别进行M路并行分级FFT，其级数为Q+1；FFT后的数据与均衡系数进行M路并行乘法完成频域均衡；均衡后的结果送入M路并行Q+1级分级IFFT；最后将每个块的N2个有效数据截取输出。本发明提出的频域均衡方法采用了并行分级FFT/IFFT，可保证其处理速度与数据输入速度一致且所需乘法器个数最少，并且具有较低的处理延时，特别适用于多路并行处理的高速率通信系统。
-
公开(公告)号：CN117650798A
公开(公告)日：2024-03-05
申请号：CN202311600535.8
申请日：2023-11-28
Applicant: 之江实验室
Abstract: 本发明公开了一种双极化基带接收电路和装置，属于无线通信领域。包括：模数转换单元、符号解析单元、数据恢复单元以及业务输出单元。模数转换单元包括插入在一对FMC连接器上的一对的高速采集子卡，每一个高速采集子卡集成了两片高速模数转换芯片；符号解析单元包括一个逻辑器件；数据恢复单元包括两个逻辑器件；业务输出单元包括多种输出数字业务接口，支持两个极化方向独立或联合业务输出两种形式。本发明的四级电路可以支撑在基带实施极化干扰消除，有效缓解对射频隔离度的需求，同时解决了在超高吞吐率模式下双极化干扰带来的基带系统并行度高、算法复杂问题，合理地把处理资源分配在两级共三片逻辑器件里，实现高效的实时业务处理和输出。
-
公开(公告)号：CN117040996B
公开(公告)日：2024-02-13
申请号：CN202311295827.5
申请日：2023-10-09
Applicant: 之江实验室
Abstract: 本发明公开了并行传输下IQ延迟对齐与定时同步联合实现方法和系统，本发明对输入的I/Q两路数据进行相位可配的匹配滤波之后输出两倍符号速率的采样信号，对I路和Q路信号分别进行定时误差检测和环路滤波，并对中心采样点进行相位累加和IQ延迟校正，分别获取I/Q两路匹配滤波的输入数据起始位置和滤波系数地址索引，得到对应的匹配滤波输入数据和系数。当I/Q两路信号同时为最佳采样时刻的信号时，环路收敛，输出信号即为无IQ延迟的最佳采样信号。本发明适用于任意带宽的高速并行传输系统，能够灵活支持任意倍符号速率的采样和1个符号周期以内的IQ延迟校正，同时解决了定时同步和IQ延迟对齐两大问题。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.017 seconds)
