公开(公告)号：CN119474763B

公开(公告)日：2025-04-11

申请号：CN202510060120.9

申请日：2025-01-15

Applicant: 中国计量大学

Inventor： 唐继钧 ,  全大英 ,  王晨阳 ,  洪志杰

IPC: G06F18/20 ,  G01S7/36 ,  G06F18/2132 ,  G06F9/30 ,  G06F18/22

Abstract: 本发明公开了一种基于FPGA实现的信号检索方法，包括：对N个脉冲信号叠加后的信号进行信道化，借助FPGA并行处理的优势，将信道化输出的多路并行的频域复信号进行信号检测，根据检测的结果，在信号检索模块电路中用N个寄存器分别记录各存在信号的起始信道、起始频率、起始时间、终止信道、终止频率和终止时间；如果某个信号消失，则将对应的寄存器中的起始数据和终止数据读出并清空，空的寄存器等待下一个有效信号起始数据和终止数据的存入，重复执行寄存器写入和读出数据操作，实现对信号的检索功能。本发明设计的多路并行信号的信号检索模块电路，实现脉冲信号的实时检索，以有效解决提取脉冲信号的参数耗时长的问题。

公开(公告)号：CN119474763A

公开(公告)日：2025-02-18

申请号：CN202510060120.9

申请日：2025-01-15

Applicant: 中国计量大学

Inventor： 唐继钧 ,  全大英 ,  王晨阳 ,  洪志杰

IPC: G06F18/20 ,  G01S7/36 ,  G06F18/2132 ,  G06F9/30 ,  G06F18/22

Abstract: 本发明公开了一种基于FPGA实现的信号检索方法，包括：对N个脉冲信号叠加后的信号进行信道化，借助FPGA并行处理的优势，将信道化输出的多路并行的频域复信号进行信号检测，根据检测的结果，在信号检索模块电路中用N个寄存器分别记录各存在信号的起始信道、起始频率、起始时间、终止信道、终止频率和终止时间；如果某个信号消失，则将对应的寄存器中的起始数据和终止数据读出并清空，空的寄存器等待下一个有效信号起始数据和终止数据的存入，重复执行寄存器写入和读出数据操作，实现对信号的检索功能。本发明设计的多路并行信号的信号检索模块电路，实现脉冲信号的实时检索，以有效解决提取脉冲信号的参数耗时长的问题。

公开(公告)号：CN119125672A

公开(公告)日：2024-12-13

申请号：CN202411628018.6

申请日：2024-11-14

Applicant: 中国计量大学

Inventor： 王晨阳 ,  全大英 ,  洪志杰 ,  唐继钧

IPC: G01R23/18 ,  G06F15/78 ,  G01R13/02 ,  G01R1/02

Abstract: 本发明涉及信号频谱分析领域，本发明公开了一种基于FPGA的多路并行余辉显示技术的实现方法，该技术应用于信号频谱分析领域，利用FPGA的高并行性，通过对信号频谱的预处理、压缩、矢量插值和余辉处理，实现了频谱的数字余辉显示，增强了对突发瞬时信号的观察能力。本发明提供了一种基于FPGA的多路并行余辉显示技术的实现方法，具有高效性、实时性、灵活性和可配置性的特点，对信号的频谱分析处理和研究具有实际的价值。