公开(公告)号：CN106708169A

公开(公告)日：2017-05-24

申请号：CN201611268778.6

申请日：2016-12-31

Applicant: 中国舰船研究设计中心

Inventor： 罗威 ,  李寒雨 ,  王逸群 ,  肖俊东 ,  李家志

IPC: G06F1/12

CPC classification number: G02F1/133514 ,  G02F1/133305 ,  G02F1/133308 ,  G02F1/133602 ,  G02F2001/133314 ,  H04N5/64 ,  G06F1/12

Abstract: 本发明公开了一种基于VPX架构的多计算机系统时间同步方法与装置，该装置包括：电平转换电路，用于对输入的B码完成RS485/422到TTL信号的电平转换；FPGA电路，用于将输入进来的B码解出年月日时分秒信息，并恢复出秒脉冲信号；实现B码信息的解析和守时；授时寄存器组，用于通过接收温补晶振过来的时钟计数，并由秒脉冲信号来做清零处理，由此获得1微秒以上分辨率的时间信息；PCIE交换器，用于为刀片服务器提供FPGA电路解码出来的时间信息；所述PCIE交换器通过FPGA电路提供的PCIE接口与FPGA电路连接；处理器，用于配置PCIE交换信息；所述处理器与PCIE交换器连接。本发明对时精度可以达到10us以内，能有效解决刀片服务器上各刀片的时间统一问题，经济效益明显。