-
公开(公告)号：CN103646129A
公开(公告)日：2014-03-19
申请号：CN201310594897.0
申请日：2013-11-22
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种适用于FPGA的可靠性评估方法和装置，包括：对于每个待评估的线路故障，识别它所对应的敏化输入向量的集合，所述敏化输入向量是可激活所述待评估的线路故障的输入向量，所述线路故障为线路上的固定v故障，v为逻辑值。进一步地，所述可靠性评估方法还可以包括：对于每个待评估的线路故障，识别它所对应的失效输入向量的集合，所述失效输入向量是故障能够传播到电路输出，造成错误输出逻辑值的输入向量。其中，采用逻辑值X代表0或1，精简输入向量。本发明能够快速准确地得出FPGA中各种线路故障被激活的概率。进一步地，本发明能够快速准确地得出FPGA中各种线路故障的故障传播概率，进而快速准确地对FPGA电路进行可靠性评估。
-
公开(公告)号：CN102609563A
公开(公告)日：2012-07-25
申请号：CN201210007365.8
申请日：2012-01-11
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种SRAM型FPGA的低功耗设计方法，包括：步骤一、根据FPGA结构及电路信息，建立漏电功耗信息图；步骤二、在布线阶段对各MUX所对应的漏电功耗进行评估，得到漏电功耗；步骤三、将所述漏电功耗引入布线代价函数，从而在布线过程中降低电路漏电功耗。上述方法在布线阶段对电路进行低功耗设计，在布线过程中综合考虑电路时延开销、拥塞开销和漏电功耗开销，几乎不会对电路时序性能产生影响。通过修改电路连线实现方式进行低功耗设计，与FPGA芯片结构无关，不会对FPGA芯片的工艺制造产生影响，对当前主流FPGA均适用，而且不会引入额外的面积开销。
-
公开(公告)号：CN102609563B
公开(公告)日：2014-12-10
申请号：CN201210007365.8
申请日：2012-01-11
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种SRAM型FPGA的低功耗设计方法，包括：步骤一、根据FPGA结构及电路信息，建立漏电功耗信息图；步骤二、在布线阶段对各MUX所对应的漏电功耗进行评估，得到漏电功耗；步骤三、将所述漏电功耗引入布线代价函数，从而在布线过程中降低电路漏电功耗。上述方法在布线阶段对电路进行低功耗设计，在布线过程中综合考虑电路时延开销、拥塞开销和漏电功耗开销，几乎不会对电路时序性能产生影响。通过修改电路连线实现方式进行低功耗设计，与FPGA芯片结构无关，不会对FPGA芯片的工艺制造产生影响，对当前主流FPGA均适用，而且不会引入额外的面积开销。
-
公开(公告)号：CN103646129B
公开(公告)日：2017-04-12
申请号：CN201310594897.0
申请日：2013-11-22
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明提供一种适用于FPGA的可靠性评估方法和装置，包括：对于每个待评估的线路故障，识别它所对应的敏化输入向量的集合，所述敏化输入向量是可激活所述待评估的线路故障的输入向量，所述线路故障为线路上的固定v故障，v为逻辑值。进一步地，所述可靠性评估方法还可以包括：对于每个待评估的线路故障，识别它所对应的失效输入向量的集合，所述失效输入向量是故障能够传播到电路输出，造成错误输出逻辑值的输入向量。其中，采用逻辑值X代表0或1，精简输入向量。本发明能够快速准确地得出FPGA中各种线路故障被激活的概率。进一步地，本发明能够快速准确地得出FPGA中各种线路故障的故障传播概率，进而快速准确地对FPGA电路进行可靠性评估。
-
-
-
Search Results
4
records
(took 0.021 seconds)
