-
公开(公告)号：CN117938585A
公开(公告)日：2024-04-26
申请号：CN202410115079.6
申请日：2024-01-26
Applicant: 中国科学院计算技术研究所
IPC: H04L25/02
Abstract: 本发明提供了一种信道估计加速器，信道估计加速器包括：总控制器、片内缓存以及计算引擎，其中，总控制器用于基于信道估计指令生成片内缓存对应的地址和配置计算引擎中的计算操作；片内缓存用于基于其对应的地址缓存导频信号、信道估计模型中所有网络层的权重，并缓存信道估计模型中每一层网络层的输入输出数据和各网络层之间不规则连接产生的中间结果；计算引擎包括最小二乘计算模块和处理模块，利用最小二乘计算模块和处理模块基于导频信号得到信道估计结果。本发明设计的加速器能够通过不同的信道估计指令配置高效实现指令对应的信道估计模型的推理和数据的访存操作，同时提高信道估计模型的硬件执行效率和降低推理延迟。
Search Results
1
records
(took 0.018 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
