-
Patent Agency Ranking
公开(公告)号：CN107590533A
公开(公告)日：2018-01-16
申请号：CN201710753293.4
申请日：2017-08-29
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种用于深度神经网络的加速系统，包括：3D内存、与所述3D内存的拱顶的逻辑层上的内存控制器连接的深度神经网络计算单元、与所述内存控制器连接的路由器、以及压缩器和解压缩器；其中，各个拱顶的内存控制器经由与其连接的路由器通过片上网络进行数据传输；以及其中，所述压缩器用于对需要在片上网络中传输的用于深度神经网络的待压缩数据进行压缩，所述解压缩器用于对来自片上网络的用于深度神经网络的待解压缩数据进行解压缩。
-
公开(公告)号：CN107301455B
公开(公告)日：2020-11-03
申请号：CN201710311909.2
申请日：2017-05-05
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种混合内存立方体存储系统，包括混合立方体和设置在所述混合立方体的电路逻辑层上的计算控制器、乘加加速器及缓存。其中计算控制器响应于接收的要进行乘加计算的指令，通过所述混合立方体的内存控制器读取要进行计算的数据存入至缓存中，并指示乘加加速器进行计算；该乘加加速器用于响应于来自所述计算控制器的指令，读取缓存中的数据来并行地进行多路乘加计算并将计算结果写入至缓存。这样，在卷积神经网络计算时大量的并行计算及其涉及的频繁访存操作都可以该混合内存立方体内部完成，充分利用了混合内存立方体内部极高的内存带宽和低访问延迟，加快了计算速度，使得卷积神经网络整体的计算效率得到了提升。
-
公开(公告)号：CN107590533B
公开(公告)日：2020-07-31
申请号：CN201710753293.4
申请日：2017-08-29
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种用于深度神经网络的加速系统，包括：3D内存、与所述3D内存的拱顶的逻辑层上的内存控制器连接的深度神经网络计算单元、与所述内存控制器连接的路由器、以及压缩器和解压缩器；其中，各个拱顶的内存控制器经由与其连接的路由器通过片上网络进行数据传输；以及其中，所述压缩器用于对需要在片上网络中传输的用于深度神经网络的待压缩数据进行压缩，所述解压缩器用于对来自片上网络的用于深度神经网络的待解压缩数据进行解压缩。
-
公开(公告)号：CN108573017A
公开(公告)日：2018-09-25
申请号：CN201711463282.9
申请日：2017-12-28
Applicant: 中国科学院计算技术研究所
IPC: G06F17/30
Abstract: 本发明涉及一种布尔型时间序列最大可满足性求解的方法，包括：将与时间序列Y对应的布尔型时间序列集X生成真值表；生成关联表来记录该真值表中关联规则的频繁度；对该关联表进行筛选，得到该真值表的布尔逻辑结果；通过该布尔逻辑结果获得该时间序列集X与时间序列Y的最大可满足性表达式；本发明可以降低搜索整个布尔型时间序列的次数，可以大幅降低计算复杂度，特别是对于大规模时间序列而言显得更加必要，同时搜索完布尔型时间序列之后的处理也是线性的，即很少的计算时间。
-
公开(公告)号：CN107301455A
公开(公告)日：2017-10-27
申请号：CN201710311909.2
申请日：2017-05-05
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种混合内存立方体存储系统，包括混合立方体和设置在所述混合立方体的电路逻辑层上的计算控制器、乘加加速器及缓存。其中计算控制器响应于接收的要进行乘加计算的指令，通过所述混合立方体的内存控制器读取要进行计算的数据存入至缓存中，并指示乘加加速器进行计算；该乘加加速器用于响应于来自所述计算控制器的指令，读取缓存中的数据来并行地进行多路乘加计算并将计算结果写入至缓存。这样，在卷积神经网络计算时大量的并行计算及其涉及的频繁访存操作都可以该混合内存立方体内部完成，充分利用了混合内存立方体内部极高的内存带宽和低访问延迟，加快了计算速度，使得卷积神经网络整体的计算效率得到了提升。
-
-
-
-
Search Results
5
records
(took 0.032 seconds)
