公开(公告)号：CN102541772B

公开(公告)日：2014-11-26

申请号：CN201110451208.1

申请日：2011-12-29

Applicant: 中国科学院计算技术研究所

Inventor： 崔泽汉 ,  陈明宇 ,  包云岗 ,  朱晏 ,  张金勇

IPC: G06F13/16 ,  G06F11/34

Abstract: 本发明提供一种内存总线的信号采集装置，包括：探测缓冲单元，适于采集内存控制器与内存颗粒之间的命令/地址总线和/或数据总线的信号并缓冲输出；和采集单元，适于将所述缓冲输出的信号转化为数据；其中，选择所述探测缓冲单元的输入阻抗，使得当对内存总线进行信号采集时，所述内存总线的信号基本不受影响。所述探测缓冲单元为内存缓冲器或DDRx寄存器；所述采集单元为FPGA、高速示波器或逻辑分析仪。解决了FPGA对内存总线进行信号采集时出现的信号完整性问题，能在不干扰原有内存系统正常运行的前提下，进行有效的内存信号采集的方法。解决了高速示波器和逻辑分析仪其缓存只能存储较短时间间隔内的数据的问题，能够持续捕获并输出。

公开(公告)号：CN102541772A

公开(公告)日：2012-07-04

申请号：CN201110451208.1

申请日：2011-12-29

Applicant: 中国科学院计算技术研究所

Inventor： 崔泽汉 ,  陈明宇 ,  包云岗 ,  朱晏 ,  张金勇

IPC: G06F13/16 ,  G06F11/34

Abstract: 本发明提供一种内存总线的信号采集装置，包括：探测缓冲单元，适于采集内存控制器与内存颗粒之间的命令/地址总线和/或数据总线的信号并缓冲输出；和采集单元，适于将所述缓冲输出的信号转化为数据；其中，选择所述探测缓冲单元的输入阻抗，使得当对内存总线进行信号采集时，所述内存总线的信号基本不受影响。所述探测缓冲单元为内存缓冲器或DDRx寄存器；所述采集单元为FPGA、高速示波器或逻辑分析仪。解决了FPGA对内存总线进行信号采集时出现的信号完整性问题，能在不干扰原有内存系统正常运行的前提下，进行有效的内存信号采集的方法。解决了高速示波器和逻辑分析仪其缓存只能存储较短时间间隔内的数据的问题，能够持续捕获并输出。