公开(公告)号：CN105095138A

公开(公告)日：2015-11-25

申请号：CN201510369681.3

申请日：2015-06-29

Applicant: 中国科学院计算技术研究所

Inventor： 阮元 ,  陈明宇 ,  崔则汉 ,  卢天越

IPC: G06F13/38

CPC classification number: G06F13/385

Abstract: 本发明涉及计算机领域，本发明提出一种扩展同步内存总线功能的方法和装置，该装置包括处理器、辅助访存模块和扩展内存控制器；其中，处理器用于生成内存访问请求，并将所述内存访问请求发送给辅助访存模块；所述辅助访存模块，用于根据所述内存访问请求中所包含的地址属性信息，判断所述内存访问请求为访问系统内存或是扩展内存，若为访问所述系统内存，则将所述内存访问请求发送给内存控制器，若为访问扩展内存，则生成目标地址为扩展内存控制器的访存请求；所述扩展内存控制器用于辅助访存模块生成的访问扩展内存请求，将其发给内存扩展芯片。本发明能识别出属于访问扩展内存的请求并代替处理器与扩展内存控制器交互，提高访问效率。

公开(公告)号：CN105095138B

公开(公告)日：2018-05-04

申请号：CN201510369681.3

申请日：2015-06-29

Applicant: 中国科学院计算技术研究所

Inventor： 阮元 ,  陈明宇 ,  崔则汉 ,  卢天越

IPC: G06F13/38

Abstract: 本发明涉及计算机领域，本发明提出一种扩展同步内存总线功能的方法和装置，该装置包括处理器、辅助访存模块和扩展内存控制器；其中，处理器用于生成内存访问请求，并将所述内存访问请求发送给辅助访存模块；所述辅助访存模块，用于根据所述内存访问请求中所包含的地址属性信息，判断所述内存访问请求为访问系统内存或是扩展内存，若为访问所述系统内存，则将所述内存访问请求发送给内存控制器，若为访问扩展内存，则生成目标地址为扩展内存控制器的访存请求；所述扩展内存控制器用于辅助访存模块生成的访问扩展内存请求，将其发给内存扩展芯片。本发明能识别出属于访问扩展内存的请求并代替处理器与扩展内存控制器交互，提高访问效率。