-
公开(公告)号：CN104702294A
公开(公告)日：2015-06-10
申请号：CN201510136860.2
申请日：2015-03-26
Applicant: 中国科学院自动化研究所
IPC: H03M13/27
Abstract: 本发明提出一种通用的可配置的Turbo译码器接口逻辑电路，包括输入输出接口和缓存区，输入输出接口包括输入数据载入单元和输出数据存储单元，缓存区包括输入缓存和输出缓存，输入数据载入单元用于将待译码数据以滑窗为单位从一个存储器中读入到所述输入缓存中；输出数据存储单元用于在译码完成之后将输出缓存中的硬比特信息写入到存储器中。本发明的输入输出位宽可以根据CPU的数据总线位宽进行配置和修改，且根据不同的译码并行度P，可通过修改有限状态机的状态跳转条件来完成。本发明支持LTE协议中所规定的所有188种不同长度的码块，解决了CPU和译码器数据总线位宽不对称造成存储器读写问题，可广泛应用于通信基站以及移动终端设备中。
Search Results
1
records
(took 0.023 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
