-
公开(公告)号：CN119891954A
公开(公告)日：2025-04-25
申请号：CN202311388873.X
申请日：2023-10-25
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种用于有源晶体振荡器的快速起振装置，属于晶体振荡器技术领域，解决了现有技术中晶体振荡器的起振电路所需时间长且设计复杂的问题。快速起振装置包括：LC‑DCO，用于根据相位差控制电路的输出控制字产生输出频率信号；相位差控制电路，用于接收有源晶体振荡器输出的参考频率信号和LC‑DCO的输出频率信号，并计算两个频率信号的总体相位差，根据总体相位差生成输出控制字发送至LC‑DCO；总体相位差包括整数相位差和小数相位差；能量注入电路，接收LC‑DCO产生的输出频率信号，根据输出频率信号对有源晶体振荡器进行能量注入，使得有源晶体振荡器快速输出稳定的参考频率信号。实现了有源晶体振荡器的快速起振，同时实现全数字锁相环快速锁定。
-
公开(公告)号：CN106168753B
公开(公告)日：2018-10-23
申请号：CN201610490998.7
申请日：2016-06-28
Applicant: 中国科学院微电子研究所
IPC: G04F10/00
Abstract: 本发明公开了一种时间数字转换器，该时间数字转换器包括时间数字转换单元、数字时间转换单元和时间放大器，其中：时间数字转换单元，用于对时间进行数字量化，实现时间的数字量化功能；数字时间转换单元，用于提取小于量化时间单位而未被量化的时间余量部分；时间放大器，用于将数字时间转换单元提取的时间余量部分进行线性放大以便进一步进行数字量化。本发明所提供的时间数字转换器可以满足高时间精度、宽量程范围、高转换速率等性能需求。其应用在时间模式信号处理技术应用领域中，可提高时间数字转换的精度和速度。
-
公开(公告)号：CN108233933A
公开(公告)日：2018-06-29
申请号：CN201810109015.X
申请日：2018-02-02
Applicant: 中国科学院微电子研究所
Abstract: 本公开提供了一种全差分开关电容积分器，包括：运算放大器单元，包括用于提供预定的增益与带宽的运算放大器；开关电容单元，包括：开关电容积分单元，跨接于运算放大器输入端与输出端之间，包括MOS开关Φ2及电容C1的串联支路，电容C3并联于上述支路，并且所述MOS开关Φ2及电容C1之间还设置有MOS开关Φ1连接到参考电压Vref，以及部分正反馈电容C2连接到运算放大器相反极性的输出端上；开关电容共模反馈单元，设置于运算放大器的正输出端和负输出端之间，为六开关四电容结构；不交叠时钟产生单元，产生MOS开关的时钟信号。该全差分开关电容积分器对寄生不敏感，具有高效的面积利用率及更大时间常数。
-
公开(公告)号：CN106168753A
公开(公告)日：2016-11-30
申请号：CN201610490998.7
申请日：2016-06-28
Applicant: 中国科学院微电子研究所
IPC: G04F10/00
Abstract: 本发明公开了一种时间数字转换器，该时间数字转换器包括时间数字转换单元、数字时间转换单元和时间放大器，其中：时间数字转换单元，用于对时间进行数字量化，实现时间的数字量化功能；数字时间转换单元，用于提取小于量化时间单位而未被量化的时间余量部分；时间放大器，用于将数字时间转换单元提取的时间余量部分进行线性放大以便进一步进行数字量化。本发明所提供的时间数字转换器可以满足高时间精度、宽量程范围、高转换速率等性能需求。其应用在时间模式信号处理技术应用领域中，可提高时间数字转换的精度和速度。
-
公开(公告)号：CN102075186B
公开(公告)日：2012-10-31
申请号：CN200910238764.3
申请日：2009-11-24
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种∑Δ分数锁相环改良结构，包括鉴相鉴频器、电荷泵、环路滤波器、采样电路、压控振荡器、第一分频器、第二分频器、触发器组和∑Δ调制器，其中，鉴相鉴频器组、电荷泵、环路滤波器、采样电路、压控振荡器和第一分频器依次连接形成环状结构，第二分频器的一端连接于触发器组，另一端连接于压控振荡器与第一分频器之间的节点，触发器组的一端连接于采样电路，另一端连接于第一分频器与鉴相鉴频器之间的节点，∑Δ调制器的一端连接于第一分频器，另一端连接于第一分频器与鉴相鉴频器之间的节点。本发明具有较小的功耗，克服了∑Δ分数锁相环带外噪声受限于∑Δ调制器量化噪声的问题，降低了压控振荡器模拟控制线的增益。
-
Patent Agency Ranking
公开(公告)号：CN102075186A
公开(公告)日：2011-05-25
申请号：CN200910238764.3
申请日：2009-11-24
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种∑Δ分数锁相环改良结构，包括鉴相鉴频器、电荷泵、环路滤波器、采样电路、压控振荡器、第一分频器、第二分频器、触发器组和∑Δ调制器，其中，鉴相鉴频器组、电荷泵、环路滤波器、采样电路、压控振荡器和第一分频器依次连接形成环状结构，第二分频器的一端连接于触发器组，另一端连接于压控振荡器与第一分频器之间的节点，触发器组的一端连接于采样电路，另一端连接于第一分频器与鉴相鉴频器之间的节点，∑Δ调制器的一端连接于第一分频器，另一端连接于第一分频器与鉴相鉴频器之间的节点。本发明具有较小的功耗，克服了∑Δ分数锁相环带外噪声受限于∑Δ调制器量化噪声的问题，降低了压控振荡器模拟控制线的增益。
-
公开(公告)号：CN101588177A
公开(公告)日：2009-11-25
申请号：CN200910303483.1
申请日：2009-06-22
Applicant: 中国科学院微电子研究所
IPC: H03L7/08
Abstract: 本发明公开了一种数字锁定指示器，包括依次连接的或门、延时电路、触发器组、选择器及控制器。本发明还公开了一种锁相环频率综合器，包括依次连接的鉴相鉴频器、电荷泵、环路滤波器、压控振荡器、分频器及数字锁定指示器；所述数字锁定指示器包括依次连接的或门、延时电路、触发器组、选择器及控制器。本发明还公开了一种无线收发机，包括锁相环频率综合器，所述锁相环频率综合器包括数字锁定指示器，所述数字锁定指示器包括依次连接的或门、延时电路、触发器组、选择器及控制器。通过本发明，使得锁定指示器的精度可调，对参考频率不敏感，能有效克服电荷泵泄露电流的影响，消除了由于周跳而造成的误锁定指示现象。
-
公开(公告)号：CN108233933B
公开(公告)日：2021-07-06
申请号：CN201810109015.X
申请日：2018-02-02
Applicant: 中国科学院微电子研究所
Abstract: 本公开提供了一种全差分开关电容积分器，包括：运算放大器单元，包括用于提供预定的增益与带宽的运算放大器；开关电容单元，包括：开关电容积分单元，跨接于运算放大器输入端与输出端之间，包括MOS开关Φ2及电容C1的串联支路，电容C3并联于上述支路，并且所述MOS开关Φ2及电容C1之间还设置有MOS开关Φ1连接到参考电压Vref，以及部分正反馈电容C2连接到运算放大器相反极性的输出端上；开关电容共模反馈单元，设置于运算放大器的正输出端和负输出端之间，为六开关四电容结构；不交叠时钟产生单元，产生MOS开关的时钟信号。该全差分开关电容积分器对寄生不敏感，具有高效的面积利用率及更大时间常数。
-
公开(公告)号：CN106059521B
公开(公告)日：2019-05-07
申请号：CN201610493082.7
申请日：2016-06-28
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种基于延迟链结构的时域放大器，该时域放大器包括时间采样保持单元、时间放大单元、触发器和异或门，其中：时间采样保持单元，由使能高电平信号触发，用于实现对输入脉冲信号Tin的采样和保持；时间放大单元，用于对采样的和保持的输入脉冲信号Tin进行线性放大；触发器，由输入脉冲信号Tin的下降沿触发；异或门，用于对时间放大单元输出与触发器的输出进行异或逻辑运算，将高电平转为低电平，实现输入脉冲信号Tin的M倍放大。本发明所提供的基于延迟链结构的时域放大器可以实现线性、精确和可以动态设定的时间放大增益值。其应用在TDC中，可使得TDC的转换速率获得提高。
-
公开(公告)号：CN106059521A
公开(公告)日：2016-10-26
申请号：CN201610493082.7
申请日：2016-06-28
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种基于延迟链结构的时域放大器，该时域放大器包括时间采样保持单元、时间放大单元、触发器和异或门，其中：时间采样保持单元，由使能高电平信号触发，用于实现对输入脉冲信号Tin的采样和保持；时间放大单元，用于对采样的和保持的输入脉冲信号Tin进行线性放大；触发器，由输入脉冲信号Tin的下降沿触发；异或门，用于对时间放大单元输出与触发器的输出进行异或逻辑运算，将高电平转为低电平，实现输入脉冲信号Tin的M倍放大。本发明所提供的基于延迟链结构的时域放大器可以实现线性、精确和可以动态设定的时间放大增益值。其应用在TDC中，可使得TDC的转换速率获得提高。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.051 seconds)
