-
公开(公告)号：CN118233099A
公开(公告)日：2024-06-21
申请号：CN202211649058.X
申请日：2022-12-20
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种数据处理装置及加解密处理方法，包括例化在SM2硬件实现协议层中的功能控制状态机和杂凑运算模块；所述功能控制状态机，调用所述杂凑运算模块实现密码杂凑运算，还能控制所述杂凑运算模块循环进行密码杂凑运算并对每一次循环进行密钥派生。通过本发明在SM2加解密模块中使用一个KDF_SM3模块，完成KDF功能需求和SM3功能需求二合一，减小模块面积，简化模块，降低SM2顶层模块的复杂度。
-
公开(公告)号：CN118133553A
公开(公告)日：2024-06-04
申请号：CN202410314893.0
申请日：2024-03-19
Applicant: 中国科学院微电子研究所
IPC: G06F30/20
Abstract: 本申请提供了一种衰减相移掩模分析方法及装置。在执行方法时，先将待仿真的衰减相移掩模结构在垂直于表面的方向上划分成若干个层，后将若干个层的每一层视为沿垂直于表面的方向上的波导，基于若干个层建立波导模型，然后对波导模型求解得到衰减相移掩模的光场分布和目标特征值，最后基于目标特征值通过对比度和NILS评估确定待仿真的衰减相移掩模的清晰度和分辨率，以为衰减相移掩模提供科学的分析结果。通过对衰减相移掩模进行光刻成像仿真分析，使得衰减相移掩模的性能实现数据可视化表达，达到了理解衰减相移掩模结构性能的效果。如此，可以解决衰减相移掩模的分析问题，以便更好地理解和优化衰减相移掩模在光学成像系统中的应用。
-
公开(公告)号：CN114549415A
公开(公告)日：2022-05-27
申请号：CN202210061500.0
申请日：2022-01-19
Applicant: 中国科学院微电子研究所
Abstract: 本申请提供一种薄膜沉积建模速率拓展方法、装置、电子设备及计算机可读存储介质。其中方法包括：获取半导体衬底图像；对所述衬底图像进行全域网格化；对所述衬底图像进行边缘检测，得到衬底表面轮廓曲线，并得到所述衬底表面轮廓曲线上所有表面位点的沉积速率；针对每一个空间位点，根据坐标信息确定所述空间位点与每个表面位点之间的直线距离和偏离角度；根据所述偏离角度确定用于对所述空间位点进行速率拓展的决策单元，每个空间位点对应一个决策单元；遍历所述空间位点的决策单元中的表面位点，将沉积时间最短的表面位点的沉积速率拓展至所述空间位点。相较于现有技术，本申请可以实现在任意衬底结构上的沉积速率准确拓展。
-
公开(公告)号：CN109449121B
公开(公告)日：2022-04-19
申请号：CN201811265735.1
申请日：2018-10-26
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 公开了一种半导体器件及其制造方法及包括该器件的电子设备。半导体器件包括：衬底；在衬底上形成的第一器件和第二器件，第一器件和第二器件各自均包括：在衬底上从下至上依次叠置的第一源/漏层、沟道层和第二源/漏层，以及绕沟道层的至少部分外周形成的栅堆叠；第一器件和第二器件各自的沟道层的侧壁中至少部分沿不同的晶体晶面或晶面族延伸。
-
公开(公告)号：CN110867373B
公开(公告)日：2023-02-17
申请号：CN201810989180.9
申请日：2018-08-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/306 , B82Y40/00
Abstract: 本发明实施例提供一种刻蚀方法，该方法包括：提供包括利用改性剂在半导体材料层的表面的选定区域上形成一个或若干个原子层厚度的改性层；以及去除所述改性层。该方法实现了对半导体加工时的刻蚀厚度的精确控制，同时提高了刻蚀速率。
-
Patent Agency Ranking
公开(公告)号：CN110767629B
公开(公告)日：2021-07-06
申请号：CN201911047602.1
申请日：2019-10-30
Applicant: 中国科学院微电子研究所
IPC: H01L23/544 , H01L21/66
Abstract: 本发明公开了一种用于测量不同材料的蚀刻选择比的结构及方法，该结构包括：衬底；待测材料区，设置在衬底上，包括叠置在衬底上的至少第一材料层和至少第二材料层；第三材料层，形成在待测材料区的一部分外周表面上，被配置为在蚀刻待测材料区期间，使得被第三材料层覆盖的待测材料区的一部分外周表面的至少一部分不被蚀刻。
-
公开(公告)号：CN109888001B
公开(公告)日：2021-02-02
申请号：CN201910108871.8
申请日：2019-02-03
Applicant: 中国科学院微电子研究所
IPC: H01L29/423 , H01L29/10 , H01L29/78 , H01L21/336
Abstract: 公开了一种半导体器件及其制造方法以及包括这种半导体器件的电子设备。根据实施例，半导体器件可以包括：衬底；在衬底上竖直延伸的有源区，包括依次叠置的第一源/漏层、沟道层和第二源/漏层；绕沟道层的至少部分外周侧壁形成的栅堆叠。栅堆叠靠近沟道层一侧的侧壁与沟道层的外周侧壁对准从而在竖直方向上占据实质上相同的范围，且栅堆叠在靠近沟道层一侧的一部分呈现随着靠近沟道层而渐缩的形状。
-
公开(公告)号：CN110767629A
公开(公告)日：2020-02-07
申请号：CN201911047602.1
申请日：2019-10-30
Applicant: 中国科学院微电子研究所
IPC: H01L23/544 , H01L21/66
Abstract: 本发明公开了一种用于测量不同材料的蚀刻选择比的结构及方法，该结构包括：衬底；待测材料区，设置在衬底上，包括叠置在衬底上的至少第一材料层和至少第二材料层；第三材料层，形成在待测材料区的一部分外周表面上，被配置为在蚀刻待测材料区期间，使得被第三材料层覆盖的待测材料区的一部分外周表面的至少一部分不被蚀刻。
-
公开(公告)号：CN116819896A
公开(公告)日：2023-09-29
申请号：CN202310621348.1
申请日：2023-05-29
Applicant: 中国科学院微电子研究所
IPC: G03F7/20
Abstract: 本发明公开了一种光刻参数预算的确定方法、装置、存储介质及计算机设备。其中方法包括：确定光刻系统对应的光刻参数的参数权重，并基于实验参数进行曝光实验得到实验曝光结果；在光刻参数中确定出参数组合，并基于实验参数、实验曝光结果以及参数权重，确定参数组合相对于实验参数的目标加权归一化和；针对目标加权归一化和以及曝光结果建立解析模型，利用目标加权归一化和以及曝光结果对解析模型进行模型拟合，得到拟合模型；计算拟合模型的反函数，基于预设的曝光结果范围以及拟合模型的反函数计算预算加权归一化和的取值范围，并将取值范围确定为光刻系统的光刻参数的取值范围。上述方法能提高光刻参数预算范围的计算精度。
-
公开(公告)号：CN114638107A
公开(公告)日：2022-06-17
申请号：CN202210279430.6
申请日：2022-03-21
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供一种多叠层结构的原子层刻蚀工艺仿真方法及装置，包括：定义待刻蚀对象的结构信息，待刻蚀对象包括硅衬底及其上方的多个由锗化硅层/硅层依次堆叠的叠层；定义锗化硅层和硅层各自的刻蚀函数；定义不同深度的左侧发射源和右侧发射源的位置坐标和入射角范围；根据刻蚀时间和待刻蚀对象的结构信息确定要入射的刻蚀粒子的个数；向待刻蚀对象依次入射刻蚀粒子直至刻蚀粒子耗尽，对于每个刻蚀粒子，执行以下操作：计算所述待刻蚀对象上接收所述刻蚀粒子的轰击位置，判断所述轰击位置的原子特性，根据原子特性选择不同的刻蚀函数，当满足刻蚀函数的去除条件时，将所述轰击位置的原子去除，最终得到基本刻蚀轮廓。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.038 seconds)
