一种Tate配对的实现方法及其电路结构

    公开(公告)号:CN106911475A

    公开(公告)日:2017-06-30

    申请号:CN201710018081.1

    申请日:2017-01-10

    Inventor: 张锐 丁天 张倩

    CPC classification number: H04L9/3073

    Abstract: 本发明公开了一种Tate配对的实现方法及其电路结构。本发明的电路结构中指令控制模块,用于存储Tate配对算法的控制指令和配置指令,对整个Tate配对计算的调度过程进行控制;存储模块,用于存储Tate配对的输入、预算值和计算的中间结果;待计算数据选择器,用于根据控制指令从存储模块中读取数据,并将其发送给计算单元;计算单元,用于根据配置指令进行Fp、下的运算并将计算结果发送给中间结果数据选择器;中间结果数据选择器,用于根据访问控制模块的指令将收到的中间结果数据发送给存储模块;访问控制模块,用于根据控制指令,控制中间结果选择器和待计算数据选择器的数据流动。本发明能快速计算Tate配对。

    一种DES加解密密钥生成器及密钥生成方法

    公开(公告)号:CN106877999B

    公开(公告)日:2020-05-22

    申请号:CN201710035180.0

    申请日:2017-01-17

    Abstract: 本发明公开了一种DES加解密密钥生成器及密钥生成方法。本发明包括控制单元、计算单元和输出寄存器单元;其中,控制单元,用于控制DES加解密密钥生成器内的状态机的状态跳转;加密过程中,计算单元根据当前的状态信息及其对应的密钥值、循环左移相对值计算每一周期的轮密钥和循环左移绝对值存入到输出寄存器单元,以及根据输出寄存器单元的值计算当前生成的轮密钥并输出;解密过程中,计算单元根据当前的状态信息及其对应的循环左移绝对值计算每一周期的循环右移相对值存入到输出寄存器单元,并根据输出寄存器单元的值计算对应周期的解密密钥值并输出。本发明不需要额外的存储单元存储密钥,同时将需要的逻辑单元化简到更少。

    一种DES加解密密钥生成器及密钥生成方法

    公开(公告)号:CN106877999A

    公开(公告)日:2017-06-20

    申请号:CN201710035180.0

    申请日:2017-01-17

    Abstract: 本发明公开了一种DES加解密密钥生成器及密钥生成方法。本发明包括控制单元、计算单元和输出寄存器单元;其中,控制单元,用于控制DES加解密密钥生成器内的状态机的状态跳转;加密过程中,计算单元根据当前的状态信息及其对应的密钥值、循环左移相对值计算每一周期的轮密钥和循环左移绝对值存入到输出寄存器单元,以及根据输出寄存器单元的值计算当前生成的轮密钥并输出;解密过程中,计算单元根据当前的状态信息及其对应的循环左移绝对值计算每一周期的循环右移相对值存入到输出寄存器单元,并根据输出寄存器单元的值计算对应周期的解密密钥值并输出。本发明不需要额外的存储单元存储密钥,同时将需要的逻辑单元化简到更少。

Patent Agency Ranking