-
公开(公告)号:CN119692297A
公开(公告)日:2025-03-25
申请号:CN202411536858.X
申请日:2024-10-31
IPC: G06F30/398 , G06F30/392
Abstract: 本发明提供一种静电放电结构鲁棒性评估方法及其装置,属于半导体技术领域,包括:对芯片进行逐层去除,对获取的版图信息进行电路分析获取电路原理图,根据电路原理图进行截面染色处理获取几何信息,对静电放电结构中进行检测获取PN区分布信息,利用版图信息、几何信息和PN区分布信息进行TCAD仿真,根据得到的电气特性信息确定芯片的静电放电结构的鲁棒性能。本发明提供的静电放电结构鲁棒性评估方法及其装置,提供了一种基于结构提取和TCAD仿真的静电放电结构鲁棒性评估手段,不需要器件设计厂商提供静电放电结构的电路原理图和版图,也不需要其提供工艺参数,有效提高半导体器件ESD结构鲁棒性评估效率。
-
公开(公告)号:CN208334572U
公开(公告)日:2019-01-04
申请号:CN201821050712.4
申请日:2018-07-03
Applicant: 中国电子技术标准化研究院
IPC: G01R31/28
Abstract: 本实用新型提出了一种集成电路动态闩锁效应检测系统,包括:信号源、试验电路板、闩锁效应试验台和供电电源。本实用新型实现了试验过程中的集成电路动态闩锁效应在线检测,通过时序信号和时钟信号的加入,使得待测器件工作在实际的动态工作状态下,故检测出的抗闩锁能力可以表征集成电路在工作状态下的实际抗闩锁能力。
-