公开(公告)号：CN104142845B

公开(公告)日：2018-08-17

申请号：CN201410347123.2

申请日：2014-07-21

Applicant: 中国人民解放军信息工程大学

Inventor： 李磊 ,  张瀚铭 ,  蔡爱龙 ,  闫镔 ,  李汉宁 ,  席晓琦 ,  王林元 ,  王彪

IPC: G06T5/50 ,  G06T3/40 ,  A61B6/03

Abstract: 本发明公开了一种基于OpenCL‑To‑FPGA的CT图像重建反投影加速方法，主要利用FPGA实现了CT图像重建反投影步骤的加速，具体为：在OpenCL编程模型中，构建CPU和FPGA协作的CPU‑FPGA异构计算模式，CPU和FPGA间通过PCI‑E总线进行通信，CPU作为主机端，负责算法中的串行任务以及对FPGA的配置与控制任务；FPGA作为协处理器端，通过加载OpenCL内核程序以实现对反投影计算的并行流水加速。在编程模式中，FPGA执行程序全部采用类C/C++风格的OpenCL语言开发，开发简便，修改灵活，能大大缩短研发周期，减少产品维护和升级的研发成本；另一方面，新方法基于OpenCL框架，代码可以实现跨平台快速移植，适合扩展和应用于多处理器异构平台的协同加速之中。

公开(公告)号：CN104142845A

公开(公告)日：2014-11-12

申请号：CN201410347123.2

申请日：2014-07-21

Applicant: 中国人民解放军信息工程大学

Inventor： 李磊 ,  张瀚铭 ,  蔡爱龙 ,  闫镔 ,  李汉宁 ,  席晓琦 ,  王林元 ,  王彪

IPC: G06F9/45 ,  G06T5/50 ,  G06T3/40 ,  A61B6/03

Abstract: 本发明公开了一种基于OpenCL-To-FPGA的CT图像重建反投影加速方法，主要利用FPGA实现了CT图像重建反投影步骤的加速，具体为：在OpenCL编程模型中，构建CPU和FPGA协作的CPU-FPGA异构计算模式，CPU和FPGA间通过PCI-E总线进行通信，CPU作为主机端，负责算法中的串行任务以及对FPGA的配置与控制任务；FPGA作为协处理器端，通过加载OpenCL内核程序以实现对反投影计算的并行流水加速。在编程模式中，FPGA执行程序全部采用类C/C++风格的OpenCL语言开发，开发简便，修改灵活，能大大缩短研发周期，减少产品维护和升级的研发成本；另一方面，新方法基于OpenCL框架，代码可以实现跨平台快速移植，适合扩展和应用于多处理器异构平台的协同加速之中。