一种基于FPGA的高精度三级延时系统与方法

    公开(公告)号:CN112327694A

    公开(公告)日:2021-02-05

    申请号:CN202011215464.6

    申请日:2020-11-04

    Applicant: 中北大学

    Abstract: 本发明属于取样示波器精密延时技术领域,具体涉及一种基于FPGA的高精度三级延时系统与方法,包括精密延时模块、细延时模块、FPGA模块、输出选择模块、时基放大压缩模块,所述FPGA模块分别与精密延时模块、细延时模块、输出选择模块连接,所述精密延时模块连接有细延时模块,所述细延时模块连接有输出选择模块,所述输出选择模块与时基放大压缩模块连接。本发明精密延时采用高精度专用延时芯片,延时分辨率高,可达0.1ps;本发明采用三级延时电路设计,延时范围大;本发明采用时基放大压缩模块设计,可以对精密延时信号进行幅度放大及下降沿压缩,驱动取样器对射频信号进行采样。本发明用于信号的延时。

    一种取样器的低抖动超窄脉宽本振信号发生装置及方法

    公开(公告)号:CN112165324B

    公开(公告)日:2024-09-24

    申请号:CN202011094690.3

    申请日:2020-10-14

    Applicant: 中北大学

    Abstract: 本发明属于本振信号发生技术领域,具体涉及一种取样器的低抖动超窄脉宽本振信号发生装置及方法,包括低抖动时钟产生模块、高速低抖动分频器模块、FPGA模块、时基放大模块,所述低抖动时钟产生模块的输出端连接有高速低抖动分频器模块的输入端,所述FPGA模块的控制通信模块分别与低抖动时钟产生模块、高速低抖动分频器模块的通信接口连接,所述高速低抖动分频器模块与时基放大模块连接。本发明利用低抖动时钟发生电路得到低抖动时钟信号,通过功分放大电路得到超窄脉冲信号,驱动50GHz取样器工作,本发明中时基信号抖动性能优异,确保了高速数据总线和集成电路的高可靠性,保证了时基信号的质量。本发明用于本振信号的发生。

    一种基于FPGA与延时芯片的高精度组合延时系统与方法

    公开(公告)号:CN112436825A

    公开(公告)日:2021-03-02

    申请号:CN202011099978.X

    申请日:2020-10-15

    Applicant: 中北大学

    Abstract: 本发明属于高精度延时技术领域,具体涉及一种基于FPGA与延时芯片的高精度延时系统及方法,包括外触发输入模块、FPGA模块、低抖动时钟模块、细延时产生模块、超窄脉宽信号产生模块,所述外触发输入模块与FPGA模块的I/O端口连接,所述FPGA模块连接有低抖动时钟模块,所述低抖动时钟模块U3为FPGA模块提供低抖动时钟信号,所述FPGA模块连接有细延时产生模块,所述细延时产生模块连接在超窄脉宽信号产生模块上。本发明通过FPGA模块计数实现粗延时,延时范围大;本发明的细延时产生模块通过专用延时芯片可以实现细延时,延时分辨率高,可以达到5ps~5.115ns的延时范围;本发明采用低抖动时钟模块产生低抖动时钟信号,为FPGA提高低抖动高质量的参考时钟信号。本发明用于信号的延时。

    一种基于FPGA的高精度三级延时系统与方法

    公开(公告)号:CN112327694B

    公开(公告)日:2022-01-21

    申请号:CN202011215464.6

    申请日:2020-11-04

    Applicant: 中北大学

    Abstract: 本发明属于取样示波器精密延时技术领域,具体涉及一种基于FPGA的高精度三级延时系统与方法,包括精密延时模块、细延时模块、FPGA模块、输出选择模块、时基放大压缩模块,所述FPGA模块分别与精密延时模块、细延时模块、输出选择模块连接,所述精密延时模块连接有细延时模块,所述细延时模块连接有输出选择模块,所述输出选择模块与时基放大压缩模块连接。本发明精密延时采用高精度专用延时芯片,延时分辨率高,可达0.1ps;本发明采用三级延时电路设计,延时范围大;本发明采用时基放大压缩模块设计,可以对精密延时信号进行幅度放大及下降沿压缩,驱动取样器对射频信号进行采样。本发明用于信号的延时。

    一种取样器的低抖动超窄脉宽本振信号发生装置及方法

    公开(公告)号:CN112165324A

    公开(公告)日:2021-01-01

    申请号:CN202011094690.3

    申请日:2020-10-14

    Applicant: 中北大学

    Abstract: 本发明属于本振信号发生技术领域,具体涉及一种取样器的低抖动超窄脉宽本振信号发生装置及方法,包括低抖动时钟产生模块、高速低抖动分频器模块、FPGA模块、时基放大模块,所述低抖动时钟产生模块的输出端连接有高速低抖动分频器模块的输入端,所述FPGA模块的控制通信模块分别与低抖动时钟产生模块、高速低抖动分频器模块的通信接口连接,所述高速低抖动分频器模块与时基放大模块连接。本发明利用低抖动时钟发生电路得到低抖动时钟信号,通过功分放大电路得到超窄脉冲信号,驱动50GHz取样器工作,本发明中时基信号抖动性能优异,确保了高速数据总线和集成电路的高可靠性,保证了时基信号的质量。本发明用于本振信号的发生。

Patent Agency Ranking