公开(公告)号：CN111224673B

公开(公告)日：2024-10-11

申请号：CN201811423725.6

申请日：2018-11-26

Applicant: 中兴通讯股份有限公司

Inventor： 张鹤 ,  唐雄 ,  章伟 ,  陈朝正 ,  李晓亮 ,  文奏章

IPC: H03M13/11

Abstract: 本发明提供了一种译码方法、装置及译码器，该译码方法包括：设置译码器的并行度P,并根据所述并行度P对待译码块的软信息进行信息拆分；根据所述拆分信息对所述待译码块进行译码计算，并输出译码后的硬比特信息；根据所述并行度P将所述硬比特信息进行信息重组。在本发明中，由于在译码设计时可以根据设计所需的译码器吞吐量，可接受的资源消耗、硬件成本等，灵活选择译码器的并行度，因此，可以解决并行度过大所带来的硬件资源消耗大、难以灵活应用的问题，达到提高译码器的应用灵活性。

公开(公告)号：CN111224673A

公开(公告)日：2020-06-02

申请号：CN201811423725.6

申请日：2018-11-26

Applicant: 中兴通讯股份有限公司

Inventor： 张鹤 ,  唐雄 ,  章伟 ,  陈朝正 ,  李晓亮 ,  文奏章

IPC: H03M13/11

Abstract: 本发明提供了一种译码方法、装置及译码器，该译码方法包括：设置译码器的并行度P,并根据所述并行度P对待译码块的软信息进行信息拆分；根据所述拆分信息对所述待译码块进行译码计算，并输出译码后的硬比特信息；根据所述并行度P将所述硬比特信息进行信息重组。在本发明中，由于在译码设计时可以根据设计所需的译码器吞吐量，可接受的资源消耗、硬件成本等，灵活选择译码器的并行度，因此，可以解决并行度过大所带来的硬件资源消耗大、难以灵活应用的问题，达到提高译码器的应用灵活性。

公开(公告)号：CN115204081A

公开(公告)日：2022-10-18

申请号：CN202110384588.5

申请日：2021-04-09

Applicant: 中兴通讯股份有限公司

Inventor： 陈中尧 ,  彭理健 ,  田进军 ,  林世东 ,  文奏章 ,  钟辉捷

IPC: G06F30/3308 ,  G06F9/4401 ,  G06F115/08

Abstract: 本申请实施例提供了芯片仿真方法、平台和系统、存储介质，涉及芯片仿真检测领域；芯片仿真方法包括：根据芯片内部的功能模块构建仿真模型，仿真模型包括第一级模型、与第一级模型互联的第二级模型；运行第一级模型，并在第一仿真环境下启动操作系统；其中，第一仿真环境设有第一级模型；在第一仿真环境下停止运行完成启动的操作系统；从第一仿真环境切换至第二仿真环境，在第二仿真环境下将至少一个第一级模型切换至第二级模型、并唤醒被停止运行的操作系统；其中第二仿真环境设有第一级模型和第二级模型，第二仿真环境用于供操作系统完成加载。本申请实施例通过构建二级模型，以使得高精度的芯片仿真模型快速启动，缩短仿真时长。