公开(公告)号：CN115603736A

公开(公告)日：2023-01-13

申请号：CN202211282131.4

申请日：2022-10-19

Applicant: 中信科移动通信技术股份有限公司(CN)

Inventor： 祝洪峰 ,  湛秀平 ,  杨杰

IPC: H03L7/07 ,  H03L7/10

Abstract: 本发明提供一种时钟同步电路、芯片及电子设备，所述时钟同步电路包括：第一锁相环电路、第二锁相环电路和第一分频器；所述第一锁相环电路的第一端与输入端连接；所述第一锁相环电路的第二端分别与所述第二锁相环电路的第一端和第一输出端连接；所述第二锁相环电路的第二端与所述第一分频器的第一端连接；所述第一分频器的第二端与第二输出端连接。本发明提供的时钟同步电路，包括：第一锁相环电路、第二锁相环电路和第一分频器，可以实现同时输出标准以太网和无线通信系统同源时钟，并且简化时钟方案，降低设备成本。

公开(公告)号：CN113890642B

公开(公告)日：2023-12-05

申请号：CN202111178330.6

申请日：2021-10-09

Applicant: 中信科移动通信技术股份有限公司

Inventor： 高霞 ,  湛秀平 ,  祝洪峰

IPC: H04B17/29 ,  H04B17/336

Abstract: 本发明提供一种通信系统收信机检验方法及装置，该方法包括：根据收信机的工作指标，确定所述收信机的模拟接收链路中各有源器件的增益噪声；根据各有源器件的增益噪声，计算所述模拟接收链路的噪声系数估算值，根据所述模拟接收链路的噪声系数估算值计算所述收信机的噪声系数估算值；计算所述收信机的噪声系数估算值和噪声系数设计值之间的差值，将所述差值与预设阈值进行比较，根据比较结果获取所述收信机的检验结果。本发明实现对收信机进行简单高效检验。

公开(公告)号：CN113890642A

公开(公告)日：2022-01-04

申请号：CN202111178330.6

申请日：2021-10-09

Applicant: 中信科移动通信技术股份有限公司

Inventor： 高霞 ,  湛秀平 ,  祝洪峰

IPC: H04B17/29 ,  H04B17/336

Abstract: 本发明提供一种通信系统收信机检验方法及装置，该方法包括：根据收信机的工作指标，确定所述收信机的模拟接收链路中各有源器件的增益噪声；根据各有源器件的增益噪声，计算所述模拟接收链路的噪声系数估算值，根据所述模拟接收链路的噪声系数估算值计算所述收信机的噪声系数估算值；计算所述收信机的噪声系数估算值和噪声系数设计值之间的差值，将所述差值与预设阈值进行比较，根据比较结果获取所述收信机的检验结果。本发明实现对收信机进行简单高效检验。