公开(公告)号：CN109500505B

公开(公告)日：2021-01-22

申请号：CN201810155185.1

申请日：2018-02-23

Applicant: 东芝存储器株式会社

Inventor： 南中理 ,  藤田努 ,  徳渕圭介 ,  友野章 ,  大野天颂

IPC: B23K26/57 ,  B23K26/04 ,  B23K101/40

Abstract: 本发明的实施方式提供一种半导体制造装置，能抑制激光光束的散射，并能在相对短时间内高品质地加工半导体衬底。实施方式的半导体制造装置通过对半导体衬底照射激光，沿着切断预定线在半导体衬底上形成改质区域。光源出射激光。光学系统具有将激光聚光于半导体衬底的物镜。光调制器能够对激光的能量密度分布进行调制。控制部对光调制器进行控制，使得激光的能量密度分布的峰值位置从物镜的光轴朝向光学系统相对于半导体衬底的相对移动方向偏移。

公开(公告)号：CN111697049A

公开(公告)日：2020-09-22

申请号：CN201910705044.7

申请日：2019-07-31

Applicant: 东芝存储器株式会社

Inventor： 大野天颂 ,  藤田努 ,  久米一平 ,  友野章

IPC: H01L29/04 ,  H01L27/092 ,  H01L27/11551 ,  H01L27/11578

Abstract: 根据一个实施方式，本实施方式的半导体装置具备半导体衬底，该半导体衬底具有第1面、及相对于该第1面位于相反侧的第2面。半导体元件设置于半导体衬底的第1面。多晶或非晶质的第1材料层设置于半导体衬底的第1面的至少外缘。可让激光透过的第2材料层设置于半导体衬底的第2面。

公开(公告)号：CN111696923A

公开(公告)日：2020-09-22

申请号：CN201910589721.3

申请日：2019-07-02

Applicant: 东芝存储器株式会社

Inventor： 大野天颂 ,  藤田努 ,  久米一平 ,  友野章

IPC: H01L23/00 ,  H01L21/78 ,  B23K26/38

Abstract: 本发明涉及一种半导体装置及半导体装置的制造方法。根据一实施方式，半导体装置具备器件层、反射率降低层及改质层。所述器件层配置在半导体衬底的第1区域的第1面上。所述反射率降低层被配置在所述半导体衬底的设置在所述第1区域周围的第2区域的所述第1面上，且使反射率与所述第1面上配置有金属膜时从与所述第1面对向的第2面侧入射的激光的反射率相比降低。所述改质层被设置在所述第2区域的所述半导体衬底的侧面。所述第2区域的所述半导体衬底的侧面是在所述半导体衬底中伸展的切断面。

公开(公告)号：CN109524358A

公开(公告)日：2019-03-26

申请号：CN201810051242.1

申请日：2018-01-18

Applicant: 东芝存储器株式会社

Inventor： 藤田努 ,  友野章 ,  大野天颂

IPC: H01L23/00 ,  H01L21/78

Abstract: 本发明的实施方式提供一种既抑制了半导体芯片的不良又提高了与封装树脂的密接性及杂质吸除效果的半导体装置及其制造方法。本实施方式的半导体装置具备半导体衬底。半导体元件设置于半导体衬底的第1面上。能量吸收膜设置于第1面上，吸收光能而发热。第1绝缘膜设置于半导体元件及能量吸收膜上。第2绝缘膜设置于处在第1面相反侧的半导体衬底的第2面上。第1改质层设置于处在第1面外缘与第2面外缘之间的半导体衬底的侧面。第2改质层设置于能量吸收膜与第1改质层之间的侧面。劈开面设置于第1改质层与第2改质层之间的侧面。

公开(公告)号：CN109500505A

公开(公告)日：2019-03-22

申请号：CN201810155185.1

申请日：2018-02-23

Applicant: 东芝存储器株式会社

Inventor： 南中理 ,  藤田努 ,  徳渕圭介 ,  友野章 ,  大野天颂

IPC: B23K26/57 ,  B23K26/04 ,  B23K101/40

Abstract: 本发明的实施方式提供一种半导体制造装置，能抑制激光光束的散射，并能在相对短时间内高品质地加工半导体衬底。实施方式的半导体制造装置通过对半导体衬底照射激光，沿着切断预定线在半导体衬底上形成改质区域。光源出射激光。光学系统具有将激光聚光于半导体衬底的物镜。光调制器能够对激光的能量密度分布进行调制。控制部对光调制器进行控制，使得激光的能量密度分布的峰值位置从物镜的光轴朝向光学系统相对于半导体衬底的相对移动方向偏移。

公开(公告)号：CN105990100B

公开(公告)日：2019-02-19

申请号：CN201510101170.3

申请日：2015-03-06

Applicant: 东芝存储器株式会社

Inventor： 友野章

IPC: H01L21/02

CPC classification number: H01L21/78 ,  H01L21/6835 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68386

Abstract: 本发明的实施方式提供一种一面抑制半导体衬底的破损一面将半导体衬底与支持衬底分离的半导体装置的制造方法。实施方式的半导体装置的制造方法是形成包括半导体衬底、第1接着剂层、第2接着剂层、及支持衬底的接着体者，且以第1接着剂层的周缘部露出的方式去除支持衬底的一部分与第2接着剂层的一部分，自支持衬底的与第2接着剂层的接着面的相反面沿厚度方向去除支持衬底的一部分，至少在支持衬底的一部分形成沿支持衬底的第1方向延伸的脆弱部，沿在支持衬底的平面上与第1方向交叉的第2方向剥离支持衬底。