公开(公告)号：CN103036577A

公开(公告)日：2013-04-10

申请号：CN201210584037.4

申请日：2012-12-28

Applicant: 东南大学

Inventor： 张萌 ,  王涛 ,  郭良谦 ,  吴建辉 ,  蔡琰 ,  谈其凤 ,  田茜

IPC: H03M13/11

Abstract: 一种低复杂度的低密度奇偶校验LDPC码编码电路结构，该LDPC码的编码电路结构包括乘法运算电路，加法运算电路，以及控制电路。该编码电路通过输入的原始未编码的信息序列与LDPC码的校验矩阵进行按行运算，最终求取校验序列来实现。该编码电路结构针对码率大于0.5，具有近似下三角形式的准循环LDPC码，采用按照LDPC码校验矩阵的行进行运算的方式，减少硬件资源，并且采用部分并行的运算方式，保证编码电路的数据吞吐量，实现具有接近于下三角形式的准循环LDPC码的低复杂度编码。

公开(公告)号：CN103036577B

公开(公告)日：2015-09-30

申请号：CN201210584037.4

申请日：2012-12-28

Applicant: 东南大学

Inventor： 张萌 ,  王涛 ,  郭良谦 ,  吴建辉 ,  蔡琰 ,  谈其凤 ,  田茜

IPC: H03M13/11

Abstract: 一种低复杂度的低密度奇偶校验LDPC码编码电路结构，该LDPC码的编码电路结构包括乘法运算电路，加法运算电路，以及控制电路。该编码电路通过输入的原始未编码的信息序列与LDPC码的校验矩阵进行按行运算，最终求取校验序列来实现。该编码电路结构针对码率大于0.5，具有近似下三角形式的准循环LDPC码，采用按照LDPC码校验矩阵的行进行运算的方式，减少硬件资源，并且采用部分并行的运算方式，保证编码电路的数据吞吐量，实现具有接近于下三角形式的准循环LDPC码的低复杂度编码。