-
公开(公告)号:CN108462561B
公开(公告)日:2020-09-11
申请号:CN201810255522.4
申请日:2018-03-27
Applicant: 东南大学
IPC: H04L1/00
Abstract: 本发明公开了一种超高速通信系统中串并结合的信道编译码方法及装置,其中信道编码方法包括:根据FPGA最高处理时钟和硬件资源,确定串行编码的比特数及并行编码的路数;将编码前数据变成比特流并转换成对应的多路比特数据;将转换后的比特并行输入对应的卷积编码器,输出的比特流经过并串转换得到编码后的数据。信道译码是编码的逆过程,将译码前数据变成多路比特数据,然后并行输入对应的译码器,输出的比特合并得到译码数据。本发明提出的串并结合信道编译码方法,折中考虑FPGA处理时钟和硬件资源,有效解决了FPGA处理时钟对编译码的限制,而且在相同编译码速率条件下,能最大限度的降低硬件资源的消耗,同时本发明还能匹配不同的编码码率。
-
公开(公告)号:CN107147597B
公开(公告)日:2020-12-01
申请号:CN201710245126.9
申请日:2017-04-14
Applicant: 东南大学
Abstract: 本发明提供了一种毫米波通信系统中分数间隔频域均衡硬件实现方法,包括以下步骤:接收天线获取信号,进行同步;对同步后的数据做分数间隔处理;将数据做FFT生成频域数据;根据导频数据对系统进行信道估计,获得信道估计矩阵H;根据信道矩阵H,进行频域均衡。本发明方法利用了毫米波升采样提供的分集增益信息,结合硬件实现过程中矩阵分块运算特点和最小均方差均衡技术,在不明显影响运算复杂度情况下,能够有效改善毫米波通信系统中定时相位误差和信道延时失真的影响,提高系统的误比特性能;同时均衡过程即完成信号的降采样。
-
公开(公告)号:CN108616469B
公开(公告)日:2020-10-02
申请号:CN201810449170.6
申请日:2018-05-11
Applicant: 东南大学
Abstract: 本发明公开了一种SC‑FDE系统的接收端IQ不平衡估计和补偿方法及装置,在发射端将调制后的数据进行流解析;数据块加上CP,经过无线信道和噪声干扰被接收端接收;接收信号因射频端的硬件损伤引入了IQ不平衡。本发明方法在接收端移除数据的CP后将时域数据FFT变换到频域;利用导频数据,先估计信道信息,再得到IQ不平衡参数估计值;随后对接收的信号求镜像并合并,通过LS估计出原始信号的频域数据;最后经过IFFT变换和解调后就可以恢复出原始数据。本发明提出的IQ不平衡参数估计和补偿方法,先在频域利用导频数据,对IQ不平衡参数和信道分开估计,随后采用简单的LS方法,就可以同时补偿IQ不平衡和信道的干扰,并且此方法可以同时适用于SISO和MIMO系统。
-
公开(公告)号:CN108667467A
公开(公告)日:2018-10-16
申请号:CN201810376889.1
申请日:2018-04-25
Applicant: 东南大学
CPC classification number: H04B1/0028 , H04B1/0483 , H04B2001/0491 , H04L27/2602 , H04L27/2627
Abstract: 本发明提出了一种适用于毫米波OFDM通信系统的时序控制并行处理方法及装置,该方法用于毫米波OFDM系统硬件实现系统设计中。时序控制并行处理方法,在基带数据处理之前根据帧头和帧格式生成时序控制信号,通过时序控制信号,严格控制基带数据各模块处理过程。数据传输中采用以OFDM符号块为单位的并行处理方法,并行各路数据处理相互独立。该方法通过时序控制信号来控制基带处理中各模块执行,能有效降低模块之间因数据存储转换对硬件内存资源的消耗;同时以OFDM符号块为单位进行并行处理,能有效降低基带处理FPGA时钟需求和系统复杂度。
-
公开(公告)号:CN108616469A
公开(公告)日:2018-10-02
申请号:CN201810449170.6
申请日:2018-05-11
Applicant: 东南大学
CPC classification number: H04L25/03159 , H04L25/0228 , H04L25/03891
Abstract: 本发明公开了一种SC-FDE系统的接收端IQ不平衡估计和补偿方法及装置,在发射端将调制后的数据进行流解析;数据块加上CP,经过无线信道和噪声干扰被接收端接收;接收信号因射频端的硬件损伤引入了IQ不平衡。本发明方法在接收端移除数据的CP后将时域数据FFT变换到频域;利用导频数据,先估计信道信息,再得到IQ不平衡参数估计值;随后对接收的信号求镜像并合并,通过LS估计出原始信号的频域数据;最后经过IFFT变换和解调后就可以恢复出原始数据。本发明提出的IQ不平衡参数估计和补偿方法,先在频域利用导频数据,对IQ不平衡参数和信道分开估计,随后采用简单的LS方法,就可以同时补偿IQ不平衡和信道的干扰,并且此方法可以同时适用于SISO和MIMO系统。
-
公开(公告)号:CN107147597A
公开(公告)日:2017-09-08
申请号:CN201710245126.9
申请日:2017-04-14
Applicant: 东南大学
Abstract: 本发明提供了一种毫米波通信系统中分数间隔频域均衡硬件实现方法,包括以下步骤:接收天线获取信号,进行同步;对同步后的数据做分数间隔处理;将数据做FFT生成频域数据;根据导频数据对系统进行信道估计,获得信道估计矩阵H;根据信道矩阵H,进行频域均衡。本发明方法利用了毫米波升采样提供的分集增益信息,结合硬件实现过程中矩阵分块运算特点和最小均方差均衡技术,在不明显影响运算复杂度情况下,能够有效改善毫米波通信系统中定时相位误差和信道延时失真的影响,提高系统的误比特性能;同时均衡过程即完成信号的降采样。
-
公开(公告)号:CN108462561A
公开(公告)日:2018-08-28
申请号:CN201810255522.4
申请日:2018-03-27
Applicant: 东南大学
IPC: H04L1/00
CPC classification number: H04L1/0009 , H04L1/0059 , H04L1/0064
Abstract: 本发明公开了一种超高速通信系统中串并结合的信道编译码方法及装置,其中信道编码方法包括:根据FPGA最高处理时钟和硬件资源,确定串行编码的比特数及并行编码的路数;将编码前数据变成比特流并转换成对应的多路比特数据;将转换后的比特并行输入对应的卷积编码器,输出的比特流经过并串转换得到编码后的数据。信道译码是编码的逆过程,将译码前数据变成多路比特数据,然后并行输入对应的译码器,输出的比特合并得到译码数据。本发明提出的串并结合信道编译码方法,折中考虑FPGA处理时钟和硬件资源,有效解决了FPGA处理时钟对编译码的限制,而且在相同编译码速率条件下,能最大限度的降低硬件资源的消耗,同时本发明还能匹配不同的编码码率。
-
-
-
-
-
-