-
公开(公告)号:CN104617970B
公开(公告)日:2017-02-22
申请号:CN201510066420.4
申请日:2015-02-10
Applicant: 东南大学
IPC: H04B1/16
CPC classification number: H04B1/16
Abstract: 本发明公开一种全集成抗阻塞射频接收前端架构,包括阻塞信号滤波级和下混频级。其中阻塞信号滤波级是一个前馈结构,主支路和前馈支路采用电路结构相同的低噪声放大器以实现匹配。此外,前馈支路利用无源混频器对阻抗具有在频域的搬移特性,在射频本振处产生一个带阻滤波器以滤除有用信号,然后将得到的阻塞信号与主支路的阻塞信号相减,得到射频有用信号。因为在两个低噪声放大器之后直接将阻塞信号滤除,不会对其他电路造成影响,所以避免了带来其他的非理想因素。其后接无源混频器实现下混频,得到中频有用信号。
-
公开(公告)号:CN104617970A
公开(公告)日:2015-05-13
申请号:CN201510066420.4
申请日:2015-02-10
Applicant: 东南大学
IPC: H04B1/16
CPC classification number: H04B1/16
Abstract: 本发明公开一种全集成抗阻塞射频接收前端架构,包括阻塞信号滤波级和下混频级。其中阻塞信号滤波级是一个前馈结构,主支路和前馈支路采用电路结构相同的低噪声放大器以实现匹配。此外,前馈支路利用无源混频器对阻抗具有在频域的搬移特性,在射频本振处产生一个带阻滤波器以滤除有用信号,然后将得到的阻塞信号与主支路的阻塞信号相减,得到射频有用信号。因为在两个低噪声放大器之后直接将阻塞信号滤除,不会对其他电路造成影响,所以避免了带来其他的非理想因素。其后接无源混频器实现下混频,得到中频有用信号。
-
公开(公告)号:CN104092459A
公开(公告)日:2014-10-08
申请号:CN201410359897.7
申请日:2014-07-25
Applicant: 东南大学
IPC: H03L7/099
Abstract: 一种带有自动频率控制电路的快速锁定锁频环,包括自动频率控制电路和锁频环路,所述锁频环路包括放大器、第一开关、第二开关、压控振荡器、缓冲器、N分频器、频率电压转换器;所述自动频率控制电路包括电压比较器和逻辑控制电路;初始时,所述逻辑控制电路输出使能信控制第一开关断开、第二开关闭合,电路属于开环状态,锁频环首先进行粗选频,根据电压比较器的输出m控制逻辑输出控制字的增减来选择合适的子频带,然后锁频环进行细选频,所述逻辑控制电路输出使能信号控制第一开关闭合、第二开关断开,电路进入闭环状态,所述锁频环路根据输入所述放大器的信号完成目标频率锁定,此种工作方式使得本发明具有快速锁定的优点。
-
公开(公告)号:CN106100637A
公开(公告)日:2016-11-09
申请号:CN201610414271.0
申请日:2016-06-14
Applicant: 东南大学
IPC: H03L7/18
CPC classification number: H03L7/18
Abstract: 本发明公开了一种计数器直接控制相位切换的多模可编程分频器结构,包括N/N+1相位切换式双模预分频器、可编程计数器P和吞脉冲计数器S,N/N+1相位切换式双模预分频器输出的预分频信号Fpre同时作为可编程计数器P和吞脉冲计数器S的工作时钟,可编程计数器P输出的分频后信号Fout作为该多模可编程分频器结构的总输出,可编程计数器P输出的复位信号Reset同时作为可编程计数器P和吞脉冲计数器S的复位信号。与传统结构相比,本发明去除了独立的预分频模式控制信号MC和相位选择逻辑电路,直接消除其延时对切换窗口的影响,从而抑制预分频器输出毛刺,保证相位切换时正确分频。
-
公开(公告)号:CN105071805A
公开(公告)日:2015-11-18
申请号:CN201510518075.3
申请日:2015-08-21
Applicant: 东南大学
Abstract: 本发明公开了一种高速低功耗的2/3双模预分频器,包括两个D触发器,分别记为触发器DFF1和触发器DFF2,触发器DFF1的工作状态受分频模式控制信号MC控制,触发器DFF2的第一级采用动态浮动输入的E-TSPC电路来提高电路速度,第二级和第三级采用TSPC结构的动态D锁存器来进一步降低功耗;当MC=1时,触发器DFF1不工作,触发器DFF2正常工作,2/3双模预分频器工作在二分频模式;当MC=0时,触发器DFF1正常工作,触发器DFF2正常工作,2/3双模预分频器工作在三分频模式。本发明电路结构简单,输出分频信号抖动小,具有较高的工作频率和较宽的分频范围。
-
公开(公告)号:CN104218949B
公开(公告)日:2017-09-15
申请号:CN201410441266.X
申请日:2014-09-01
Applicant: 东南大学
IPC: H03L7/18
Abstract: 本发明公开了一种适用于分数频率合成器的数字ΔΣ调制器结构,包括第一级误差反馈型调制器、反馈路径、第二级误差反馈型调制器以及误差抵消模块;反馈路径的输出与第一级调制器的输出之间的差值经过延迟单元后得到反馈路径的输出;经过噪声抑制增强单元的输入信号与经过滤波处理单元后的扰动信号之间的和值与反馈路径的输出之间的和值作为第一级误差反馈型调制器的输入;第一级误差反馈信号作为第二级误差反馈型调制器的输入;第一级误差反馈型调制器的输出与第二级误差反馈型调制器的输出经过误差抵消模块后得到整个调制器的输出。本发明引入反馈环路,实现了高阶噪声抑制、减小了输出量化电平的数目,降低了整体电路设计复杂度和功耗。
-
公开(公告)号:CN104617913B
公开(公告)日:2017-05-31
申请号:CN201510066486.3
申请日:2015-02-10
Applicant: 东南大学
IPC: H03H11/02
CPC classification number: H03H11/02
Abstract: 本发明公开一种射频高Q值带通滤波器,是一个前馈结构,包括主支路电路、前馈支路电路和减法运算电路。主支路电路和前馈支路电路结构相同,包含射频放大级和负载级,其中负载级由无源混频器的开关混频级与跨阻级组成。利用无源混频器在频率上对阻抗具有的搬移特性将跨阻放大器的输入阻抗特性搬移到射频本振处,从而使主支路成为一个射频高Q值带阻滤波器。为了保证前馈支路与主支路的输出端相位匹配,前馈支路采用与主支路相同的结构,通过改变前馈支路中跨阻级的反馈电阻值而减小该支路的带阻滤波器的带内抑制比和阻带带宽。然后通过减法运算电路将主支路与前馈支路的输出信号相减实现射频带通效果。
-
公开(公告)号:CN104218949A
公开(公告)日:2014-12-17
申请号:CN201410441266.X
申请日:2014-09-01
Applicant: 东南大学
IPC: H03L7/18
Abstract: 本发明公开了一种适用于分数频率合成器的数字ΔΣ调制器结构,包括第一级误差反馈型调制器、反馈路径、第二级误差反馈型调制器以及误差抵消模块;反馈路径的输出与第一级调制器的输出之间的差值经过延迟单元后得到反馈路径的输出;经过噪声抑制增强单元的输入信号与经过滤波处理单元后的扰动信号之间的和值与反馈路径的输出之间的和值作为第一级误差反馈型调制器的输入;第一级误差反馈信号作为第二级误差反馈型调制器的输入;第一级误差反馈型调制器的输出与第二级误差反馈型调制器的输出经过误差抵消模块后得到整个调制器的输出。本发明引入反馈环路,实现了高阶噪声抑制、减小了输出量化电平的数目,降低了整体电路设计复杂度和功耗。
-
公开(公告)号:CN106100637B
公开(公告)日:2018-10-30
申请号:CN201610414271.0
申请日:2016-06-14
Applicant: 东南大学
IPC: H03L7/18
Abstract: 本发明公开了一种计数器直接控制相位切换的多模可编程分频器结构,包括N/N+1相位切换式双模预分频器、可编程计数器P和吞脉冲计数器S,N/N+1相位切换式双模预分频器输出的预分频信号Fpre同时作为可编程计数器P和吞脉冲计数器S的工作时钟,可编程计数器P输出的分频后信号Fout作为该多模可编程分频器结构的总输出,可编程计数器P输出的复位信号Reset同时作为可编程计数器P和吞脉冲计数器S的复位信号。与传统结构相比,本发明去除了独立的预分频模式控制信号MC和相位选择逻辑电路,直接消除其延时对切换窗口的影响,从而抑制预分频器输出毛刺,保证相位切换时正确分频。
-
公开(公告)号:CN105071805B
公开(公告)日:2018-06-01
申请号:CN201510518075.3
申请日:2015-08-21
Applicant: 东南大学
Abstract: 本发明公开了一种高速低功耗的2/3双模预分频器,包括两个D触发器,分别记为触发器DFF1和触发器DFF2,触发器DFF1的工作状态受分频模式控制信号MC控制,触发器DFF2的第一级采用动态浮动输入的E‑TSPC电路来提高电路速度,第二级和第三级采用TSPC结构的动态D锁存器来进一步降低功耗;当MC=1时,触发器DFF1不工作,触发器DFF2正常工作,2/3双模预分频器工作在二分频模式;当MC=0时,触发器DFF1正常工作,触发器DFF2正常工作,2/3双模预分频器工作在三分频模式。本发明电路结构简单,输出分频信号抖动小,具有较高的工作频率和较宽的分频范围。
-
-
-
-
-
-
-
-
-