-
公开(公告)号：CN108681441A
公开(公告)日：2018-10-19
申请号：CN201810376712.1
申请日：2018-04-25
Applicant: 东南大学
IPC: G06F7/58
CPC classification number: G06F7/588
Abstract: 本发明公开了一种基于BR‑PUF的随机数生成器，包括：BR‑PUF控制模块、BR‑PUF模块、分时读取模块、熵压缩模块，其中BR‑PUF模块包括双链路选择模块和n个双链路最小单元；双链路选择模块根据激励信号控制MUX和DMUX在每单元中选择上或下链路，以构成BR‑PUF环形链路；BR‑PUF控制模块控制各单双链路最小单元中或非门输入端的复位信号改变电路工作状态；所述分时读取模块，计算环形链路出现稳定状态的时间，并根据间隔时间重复读取环形链路的输出状态获得随机数序列响应，由熵压缩模块分时读取，并利用哈希算法压缩迭代输出满熵的随机数序列。本发明产生的随机数具有不可克隆性，安全度高，实现简单，吞吐率大，显著提高随机数的利用率。
-
公开(公告)号：CN109033895B
公开(公告)日：2020-04-21
申请号：CN201810777295.1
申请日：2018-07-16
Applicant: 东南大学
Abstract: 本发明公开了一种基于改进的DAPUF电路的轻量级认证体系。该认证体系分为注册阶段和认证阶段。在注册阶段，通过改进的DAPUF为认证的FPGA制造商、系统开发者、IP核制造商和终端使用者四个部分生成稳定的唯一身份识别特征值ID，作为认证参考标准；在认证阶段，各部分之间通过特征值ID进行通讯，将入访者的特征值ID和参考标准ID对比进行初步认证，之后入访者通过嵌入在FPGA器件上的PUF响应控制嵌入在IP核的状态机FSM获得最终的访问权限licenses，实现特定IP和产品在特定FPGA器件上实现的保护。本发明具有资源消耗低、稳定性强、抗攻击性强、安全度高，实现简单和适用范围广等优点。
-
Patent Agency Ranking
公开(公告)号：CN110048858A
公开(公告)日：2019-07-23
申请号：CN201910360101.2
申请日：2019-04-30
Applicant: 东南大学
IPC: H04L9/32
Abstract: 本发明提出一种高性能APUF电路结构，涉及信息安全技术领域。高性能APUF电路包括：信号延时抵消模块、上延时模块、下延时模块、上仲裁选择模块、下仲裁选择模块及最终仲裁器。上、下延时模块采用类DAPUF电路，分别由4条信号链路组成，其中任意两条信号链路经仲裁选择模块后获取最快和最慢的延时链路。将上延时模块的最快延时链路和下延时模块的最慢延时链路，或上延时模块的最慢延时链路和下延时模块的最快延时链路，经过最终仲裁后获得最终响应输出。每条信号链路中，上升沿信号传输路径由激励信号决定。高性能APUF电路结构，减少资源消耗量，提高APUF电路结构的唯一性、随机性和可靠性。
-
公开(公告)号：CN102900802B
公开(公告)日：2015-02-04
申请号：CN201210392285.9
申请日：2012-10-16
Applicant: 东南大学
IPC: F16F13/08
Abstract: 一种双液室液阻型宽频橡胶隔振器，包括缸杯，在缸杯内设有主橡胶弹簧、主螺栓杆、隔板、下液室橡胶弹簧、下液室螺栓杆及上（下）液室阻尼盘。其中，主橡胶弹簧分别与缸杯及主螺栓杆连接，隔板连接于缸杯的内壁下部，下液室橡胶弹簧分别与下液室螺栓杆及隔板连接，主螺栓杆下端、上液室阻尼盘及下液室螺栓杆上端连接；主橡胶弹簧下端、缸杯、隔板、下液室橡胶弹簧及下液室螺栓杆围合形成上液室，缸杯、隔板、下液室橡胶弹簧及下液室螺栓杆下端围合形成下液室；上液室阻尼盘与主橡胶弹簧、缸杯形成第一阻尼间隙，下液室阻尼盘边缘的橡胶环与缸杯、隔板形成第二阻尼间隙。本发明尤其适用于工作环境差、所受激励复杂的工程机械。
-
公开(公告)号：CN108681441B
公开(公告)日：2021-06-01
申请号：CN201810376712.1
申请日：2018-04-25
Applicant: 东南大学
IPC: G06F7/58
Abstract: 本发明公开了一种基于BR‑PUF的随机数生成器，包括：BR‑PUF控制模块、BR‑PUF模块、分时读取模块、熵压缩模块，其中BR‑PUF模块包括双链路选择模块和n个双链路最小单元；双链路选择模块根据激励信号控制MUX和DMUX在每单元中选择上或下链路，以构成BR‑PUF环形链路；BR‑PUF控制模块控制各单双链路最小单元中或非门输入端的复位信号改变电路工作状态；所述分时读取模块，计算环形链路出现稳定状态的时间，并根据间隔时间重复读取环形链路的输出状态获得随机数序列响应，由熵压缩模块分时读取，并利用哈希算法压缩迭代输出满熵的随机数序列。本发明产生的随机数具有不可克隆性，安全度高，实现简单，吞吐率大，显著提高随机数的利用率。
-
公开(公告)号：CN110048858B
公开(公告)日：2021-11-30
申请号：CN201910360101.2
申请日：2019-04-30
Applicant: 东南大学
IPC: H04L9/32
Abstract: 本发明提出一种APUF电路结构，涉及信息安全技术领域。APUF电路包括：信号延时抵消模块、上延时模块、下延时模块、上仲裁选择模块、下仲裁选择模块及最终仲裁器。上、下延时模块采用类DAPUF电路，分别由4条信号链路组成，其中任意两条信号链路经仲裁选择模块后获取最快和最慢的延时链路。将上延时模块的最快延时链路和下延时模块的最慢延时链路，或上延时模块的最慢延时链路和下延时模块的最快延时链路，经过最终仲裁后获得最终响应输出。每条信号链路中，上升沿信号传输路径由激励信号决定。APUF电路结构，减少资源消耗量，提高APUF电路结构的唯一性、随机性和可靠性。
-
公开(公告)号：CN109033895A
公开(公告)日：2018-12-18
申请号：CN201810777295.1
申请日：2018-07-16
Applicant: 东南大学
Abstract: 本发明公开了一种基于改进的DAPUF电路的轻量级认证体系。该认证体系分为注册阶段和认证阶段。在注册阶段，通过改进的DAPUF为认证的FPGA制造商、系统开发者、IP核制造商和终端使用者四个部分生成稳定的唯一身份识别特征值ID，作为认证参考标准；在认证阶段，各部分之间通过特征值ID进行通讯，将入访者的特征值ID和参考标准ID对比进行初步认证，之后入访者通过嵌入在FPGA器件上的PUF响应控制嵌入在IP核的状态机FSM获得最终的访问权限licenses，实现特定IP和产品在特定FPGA器件上实现的保护。本发明具有资源消耗低、稳定性强、抗攻击性强、安全度高，实现简单和适用范围广等优点。
-
-
-
-
-
-
Search Results
7
records
(took 0.021 seconds)
