-
公开(公告)号：CN116467236A
公开(公告)日：2023-07-21
申请号：CN202310598873.6
申请日：2023-05-25
Applicant: 东北林业大学
IPC: G06F13/28 , G06N3/0464
Abstract: 基于FPGA的YOLOV3硬件加速平台及方法，基于PYNQ的YOLOV3的硬件加速平台及方法。为了解决现有的基于FPGA的YOLOV3运行时存在硬件资源消耗大的问题，以及不能充分进行并行运算和处理速度慢的问题。本发明在PYNQ的平台上，设计数据类型转化核、卷积‑BN‑relu激活函数层加速核，通过AXI4总线将这些IP核连接至ZYNQ核，并针对YOLOV3网络，将该IP的各个加速核代替原网络中的各层，的减轻CPU的计算压力，提高神经网络的处理速度，同时将原网络的权重数据类型由32位浮点数更改为16位定点数，以减少运算过程对于硬件资源和计算过程的周期消耗。
Search Results
1
records
(took 0.023 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
