公开(公告)号：CN110629198B

公开(公告)日：2022-09-06

申请号：CN201910514337.7

申请日：2019-06-14

Applicant: 东京毅力科创株式会社

Inventor： 藤原直宪

IPC: C23C16/455 ,  C23C16/458 ,  C23C16/52

Abstract: 提供一种成膜方法及成膜装置，其针对至少具有设有槽的绝缘膜的基板上的槽的壁面，将膜厚调整为所需厚度。该成膜方法针对至少具有设有槽的绝缘膜的基板至少供给原料气体以进行成膜处理，其中，一边改变所述原料气体的每单位时间供给量一边进行成膜处理。

公开(公告)号：CN110629198A

公开(公告)日：2019-12-31

申请号：CN201910514337.7

申请日：2019-06-14

Applicant: 东京毅力科创株式会社

Inventor： 藤原直宪

IPC: C23C16/455 ,  C23C16/458 ,  C23C16/52

Abstract: 提供一种成膜方法及成膜装置，其针对至少具有设有槽的绝缘膜的基板上的槽的壁面，将膜厚调整为所需厚度。该成膜方法针对至少具有设有槽的绝缘膜的基板至少供给原料气体以进行成膜处理，其中，一边改变所述原料气体的每单位时间供给量一边进行成膜处理。

公开(公告)号：CN119895550A

公开(公告)日：2025-04-25

申请号：CN202380067090.3

申请日：2023-09-19

Applicant: 东京毅力科创株式会社

Inventor： 池尻将拓 ,  秋山浩二 ,  藤原直宪 ,  山崎和良

IPC: H01L21/316 ,  H10B12/00

Abstract: 一种半导体装置的制造方法，其具有如下步骤：在基板上形成下部电极；在下部电极上形成由包含4价金属阳离子的氧化物构成的高介电常数膜；在高介电常数膜上形成由包含5价金属阳离子的氧化物构成的氧化物膜；通过使高介电常数膜与氧化物膜反应，形成包含4价金属阳离子的氧化物与包含5价金属阳离子的氧化物混合而成的具有导电性的混合层；以及形成上部电极。