基于FPGA的多路副载波数字鉴频与解调方法

    公开(公告)号:CN110430154A

    公开(公告)日:2019-11-08

    申请号:CN201910717448.8

    申请日:2019-08-05

    Abstract: 本发明涉及一种基于FPGA的多路副载波数字鉴频与解调方法,包含:S1、混合多路副载波的中频信号经A/D采样,分别通过上、下带通滤波器得到两路I路信号和Q路信号;S2、分别计算两路I路信号和Q路信号的平方根并进行相减运算,得到副载波信号及副载波频率;S3、采用总带通滤波器对副载波信号中进行滤波处理;S4、采用多个窄带带通滤波器分别对副载波信号进行滤波处理,将得到的各个含有某一路副载波频率的调制信号分别与本振信号混频,获得两路正交信号;S5、对两路正交信号取包络,经由比较判决器得到指令代码。本发明采用数字鉴频器对多路副载波信号实现精确稳定的鉴频,并通过FPGA简单有效的实现多路副载波信号的解调。

    基于FPGA的多路副载波数字鉴频与解调方法

    公开(公告)号:CN110430154B

    公开(公告)日:2021-11-02

    申请号:CN201910717448.8

    申请日:2019-08-05

    Abstract: 本发明涉及一种基于FPGA的多路副载波数字鉴频与解调方法,包含:S1、混合多路副载波的中频信号经A/D采样,分别通过上、下带通滤波器得到两路I路信号和Q路信号;S2、分别计算两路I路信号和Q路信号的平方根并进行相减运算,得到副载波信号及副载波频率;S3、采用总带通滤波器对副载波信号中进行滤波处理;S4、采用多个窄带带通滤波器分别对副载波信号进行滤波处理,将得到的各个含有某一路副载波频率的调制信号分别与本振信号混频,获得两路正交信号;S5、对两路正交信号取包络,经由比较判决器得到指令代码。本发明采用数字鉴频器对多路副载波信号实现精确稳定的鉴频,并通过FPGA简单有效的实现多路副载波信号的解调。

    一种提高多普勒跟踪环路范围内虚假响应抑制度的方法

    公开(公告)号:CN106772272A

    公开(公告)日:2017-05-31

    申请号:CN201611028692.6

    申请日:2016-11-18

    CPC classification number: G01S7/36

    Abstract: 本发明公开了一种提高多普勒跟踪环路范围内虚假响应抑制度的方法,包含以下步骤:根据预设重复频率挑选策略进行重复频率挑选,预设重复频率挑选策略为选择谐波交调杂散信号不落入多普勒跟踪环境范围内的重复频率;对选通控制脉冲的控制电平进行处理,采用脉冲选通处理电路降低控制脉冲电平,并对其进行滤波后送给GaAs开关控制端,以抑制多普勒跟踪环路范围内的虚假响应。本发明采用降低多普勒跟踪环路中开关泄漏能量技术与重复频率选择策略相结合的方法,使得脉冲信号谐波杂散数量和与因开关泄漏的脉冲谐波能量在关注的多普勒跟踪环路范围内数量最少、能量尽可能低,不影响正常信号检测,从而提高多普勒跟踪环路范围内虚假响应抑制度。

    一种提高多普勒跟踪环路范围内虚假响应抑制度的方法

    公开(公告)号:CN106772272B

    公开(公告)日:2019-06-11

    申请号:CN201611028692.6

    申请日:2016-11-18

    Abstract: 本发明公开了一种提高多普勒跟踪环路范围内虚假响应抑制度的方法,包含以下步骤:根据预设重复频率挑选策略进行重复频率挑选,预设重复频率挑选策略为选择谐波交调杂散信号不落入多普勒跟踪环境范围内的重复频率;对选通控制脉冲的控制电平进行处理,采用脉冲选通处理电路降低控制脉冲电平,并对其进行滤波后送给GaAs开关控制端,以抑制多普勒跟踪环路范围内的虚假响应。本发明采用降低多普勒跟踪环路中开关泄漏能量技术与重复频率选择策略相结合的方法,使得脉冲信号谐波杂散数量和与因开关泄漏的脉冲谐波能量在关注的多普勒跟踪环路范围内数量最少、能量尽可能低,不影响正常信号检测,从而提高多普勒跟踪环路范围内虚假响应抑制度。

Patent Agency Ranking