-
-
-
公开(公告)号:CN100578513C
公开(公告)日:2010-01-06
申请号:CN200710046006.2
申请日:2007-09-13
Applicant: 上海大学
IPC: G06F17/50
Abstract: 本发明涉及一种系统级芯片集成软硬件协同仿真中三态器件上拉阻抗/下拉阻抗/总线保持转换方法。本方法是在用户指定SoC设计的DUT和TB两部分后,读入采用硬件描述语言描述的SoC设计源代码并进行建立相应的线网,然后将SoC设计中的三态器件进行编组,采用相应的功能等价电路,对线网进行修改,从而实现对已编组的三态器件进行转换,最后将得到的转换电路以硬件描述语言进行输出,用于系统级芯片集成软硬件协同仿真的后续流程。本发明提供的方法,可有效地提高软硬件协同仿真中三态器件转换方法的效率和准确性,具有较好的实用性。
-
-
公开(公告)号:CN101231666A
公开(公告)日:2008-07-30
申请号:CN200710046006.2
申请日:2007-09-13
Applicant: 上海大学
IPC: G06F17/50
Abstract: 本发明涉及一种系统级芯片集成软硬件协同仿真中三态器件上拉阻抗/下拉阻抗/总线保持转换方法。本方法是在用户指定SoC设计的DUT和TB两部分后,读入采用硬件描述语言描述的SoC设计源代码并进行建立相应的线网,然后将SoC设计中的三态器件进行编组,采用相应的功能等价电路,对线网进行修改,从而实现对已编组的三态器件进行转换,最后将得到的转换电路以硬件描述语言进行输出,用于系统级芯片集成软硬件协同仿真的后续流程。本发明提供的方法,可有效地提高软硬件协同仿真中三态器件转换方法的效率和准确性,具有较好的实用性。
-
-
-
-