公开(公告)号：CN117527249A

公开(公告)日：2024-02-06

申请号：CN202311238730.0

申请日：2023-09-22

Applicant: 上海处理器技术创新中心 ,  中国科学院计算技术研究所

Inventor： 陈思延 ,  黄俊英 ,  唐志敏 ,  叶笑春 ,  姜会龙

IPC: H04L9/32

Abstract: 本发明提出一种仲裁型物理不可克隆的激励响应生成方法和装置，包括：基于PUF构建的PUF满二叉树，树中每个PUF均具有信号输入端、激励输入端和信号输出端；通过PUF树构建步骤在目标设备中构建两个PUF树，分别为第一PUF树和第二PUF树，将输入信号输入第一PUF树和第二PUF树的头节点的信号输入端，将激励信号输入每个节点的激励输入端，进而从第一PUF树和第二PUF树所有尾节点的信号输出端得到输出信号；从第一PUF树所有尾节点中选择一路输出信号作为第一输出，从第二PUF树所有尾节点中选择一路输出信号作为第二输出；将第一输出和第二输出输出至仲裁器件，根据第一输出和第二输出到达仲裁器件的先后顺序，生成响应，保存激励信号和响应作为目标设备的激励响应对。

公开(公告)号：CN117236268A

公开(公告)日：2023-12-15

申请号：CN202311101965.5

申请日：2023-08-29

Applicant: 上海处理器技术创新中心

Inventor： 姜会龙 ,  黄俊英

IPC: G06F30/392 ,  G06F30/398 ,  G06F21/60

Abstract: 本申请公开了一种密码算法加速器电路以及密码加速器芯片。该电路包括：分组密码算法电路和轮计数器电路；分组密码算法电路包含m个依次相连的基本操作电路；基本操作电路包含信息置换电路和密钥更新电路；信息置换电路的第一异或逻辑门、S盒置换层电路和P盒置换层电路依次连接；密钥更新电路包含第一更新支路、第二更新支路和第三更新支路；第一更新支路与S盒置换层电路连通，第二更新支路用于数据组合重排，第三更新支路设有第二异或逻辑门；轮计数器电路的输出端分别与每一密钥更新电路中的第二异或逻辑门连接；第一更新支路、第二更新支路和第三更新支路连接至密钥更新输出端。利用本申请技术方案能够提高密码加速器芯片的能效和性能。