公开(公告)号：CN114418072B

公开(公告)日：2024-12-17

申请号：CN202210104656.2

申请日：2022-01-28

Applicant: 上海交通大学

Inventor： 绳伟光 ,  邓博 ,  李忻默 ,  景乃锋 ,  王琴 ,  蒋剑飞 ,  贺光辉 ,  毛志刚

IPC: G06N3/0464 ,  G06N3/063 ,  G11C13/00

Abstract: 本发明公开了一种面向多核忆阻器存算一体平台的卷积算子映射方法，涉及忆阻器存算一体平台技术领域。同时考虑输入数据的局部性及核间通信开销，并将总的通信代价作为优化目标，最终得到整体通信开销较小的映射方案。本发明所提出的方法综合考虑了直接读写存储器带来的通信代价与多核同步所带来的通信代价，可有效重复利用输入数据，发挥忆阻器阵列的并行性，得到通信代价较小的映射方案。本发明所提出的方法实现较为简单，可移植性强，可添加于神经网络编译器后端执行，完成面向忆阻器存算一体平台的卷积算子映射。

公开(公告)号：CN114418072A

公开(公告)日：2022-04-29

申请号：CN202210104656.2

申请日：2022-01-28

Applicant: 上海交通大学

Inventor： 绳伟光 ,  邓博 ,  李忻默 ,  景乃锋 ,  王琴 ,  蒋剑飞 ,  贺光辉 ,  毛志刚

IPC: G06N3/04 ,  G06N3/063 ,  G11C13/00

Abstract: 本发明公开了一种面向多核忆阻器存算一体平台的卷积算子映射方法，涉及忆阻器存算一体平台技术领域。同时考虑输入数据的局部性及核间通信开销，并将总的通信代价作为优化目标，最终得到整体通信开销较小的映射方案。本发明所提出的方法综合考虑了直接读写存储器带来的通信代价与多核同步所带来的通信代价，可有效重复利用输入数据，发挥忆阻器阵列的并行性，得到通信代价较小的映射方案。本发明所提出的方法实现较为简单，可移植性强，可添加于神经网络编译器后端执行，完成面向忆阻器存算一体平台的卷积算子映射。