-
公开(公告)号：CN110491787B
公开(公告)日：2021-12-10
申请号：CN201910773935.6
申请日：2019-08-21
Applicant: 上海交通大学
IPC: H01L21/306 , H01L21/3065 , H01L21/67
Abstract: 本发明湿法干法叠加套刻加工不同深度芯片槽的方法及装置，包括如下步骤：步骤1，在衬底上制备保护膜；步骤2，利用湿法刻蚀，形成湿法槽；步骤3，利用干法刻蚀湿法槽，将湿法槽加工成芯片槽。与现有技术相比，本发明具有如下的有益效果：解决了湿法刻蚀中误刻过刻和芯片槽过大定位困难等问题。同时还解决了干法刻蚀芯片槽与芯片中间缝隙过小，导致导电银浆加热时，介质层产生气泡的问题。本发明极大地简化了晶圆级异质集成封装工艺。
-
公开(公告)号：CN113207205A
公开(公告)日：2021-08-03
申请号：CN202110395964.0
申请日：2021-04-13
Applicant: 上海交通大学
IPC: H05B6/66
Abstract: 本发明提供了一种基于瞬态电压抑制器的微波防护电路，包括第一防护电路和第二防护电路，所述第一防护电路和第二防护电路是瞬态电压抑制器的组合。本发明将两种瞬态电压抑制器进行组合，利用其遭遇强电磁脉冲冲击时电阻迅速下降，进而吸收大电流保护后续电路的特性，确保后续器件免受瞬态高能量的冲击而损坏；本发明利用两种瞬态电压抑制器的电路模型，通过仿真获得了不同频率下瞬变电压抑制二极管的高频特性，同时得到了它们的动态电阻与输入功率的关系，获得吸收电流的比值，从而显著地提升了被保护器件的功率阈值。
-
公开(公告)号：CN113206196A
公开(公告)日：2021-08-03
申请号：CN202110468327.1
申请日：2021-04-28
Applicant: 上海交通大学
IPC: H01L49/02 , H01L21/768
Abstract: 本发明提供了一种基于硅通孔技术的三维MIM电容器及其制备方法，三维MIM电容器包括硅衬底，所述硅衬底上刻蚀盲孔阵列，所述硅衬底表面和盲孔内壁沉积绝缘层，所述绝缘层上依次制作有第一金属层、介质层、第二金属层和种子层，所述盲孔内填充有金属材料作为硅通孔金属层。制备方法包括：采用干法刻蚀技术在硅片表面形成深孔，采用等离子化学气相沉积技术制作绝缘层，采用磁控溅射技术制作种子层，采用电镀工艺对孔进行铜填充，采用化学机械抛光去除多余的铜。本发明有效解决了传统二维MIM电容的电容密度较低的问题，实现了三维MIM电容的制造。
-
公开(公告)号：CN114784473A
公开(公告)日：2022-07-22
申请号：CN202210259834.9
申请日：2022-03-16
Applicant: 上海交通大学
Abstract: 本发明提供了一种基于硅基光敏薄膜工艺的双重折叠基片集成波导滤波巴伦，包括：输入输出结构、耦合结构、三角巴伦谐振腔和矩形多模谐振腔；所述矩形多模谐振腔成对设置，所述三角巴伦谐振腔位于一对矩形多模谐振腔之间，且通过耦合结构分别连接两个矩形多模谐振腔，所述输入输出结构包括一个输入部分和两个输出部分，所述输入部分连接三角巴伦谐振腔，两个所述输出部分分别与两个矩形多模谐振腔连接。本发明为平面型多层结构：输入输出采用平面结构，谐振腔采用折叠基片集成波导结构，实现了小型化，三维集成的优势。
-
公开(公告)号：CN110491787A
公开(公告)日：2019-11-22
申请号：CN201910773935.6
申请日：2019-08-21
Applicant: 上海交通大学
IPC: H01L21/306 , H01L21/3065 , H01L21/67
Abstract: 本发明湿法干法叠加套刻加工不同深度芯片槽的方法及装置，包括如下步骤：步骤1，在衬底上制备保护膜；步骤2，利用湿法刻蚀，形成湿法槽；步骤3，利用干法刻蚀湿法槽，将湿法槽加工成芯片槽。与现有技术相比，本发明具有如下的有益效果：解决了湿法刻蚀中误刻过刻和芯片槽过大定位困难等问题。同时还解决了干法刻蚀芯片槽与芯片中间缝隙过小，导致导电银浆加热时，介质层产生气泡的问题。本发明极大地简化了晶圆级异质集成封装工艺。
-
Patent Agency Ranking
公开(公告)号：CN111613539B
公开(公告)日：2024-02-06
申请号：CN202010443284.7
申请日：2020-05-22
Applicant: 上海交通大学
IPC: H01L21/48 , H01L23/538
Abstract: 本发明提供了一种晶圆级三维异质集成器件的多层制备方法及系统，针对长周期多层介质工艺流程中多次光刻显影金属层氧化剥离，以及长时间电镀导致的介质脱落等现象，提出在衬底金属层之上先旋涂一层较薄的电介质作为保护层，工艺流程到金属顶层再将保护层选择性刻蚀至贯通，溅射电镀金属与底层金属互联；针对制作微小图形光刻显影不彻底导致图形不准的情况，提出在光敏电介质光刻显影图形后，旋涂一层与电介质同性的光刻胶光刻显影(与介质层图形相同)，采用等离子体刻蚀的方法将不准的图形边缘刻蚀去除。本发明有效解决了基于光敏电介质的晶圆级多层三维封装工艺中电介质脱胶和图形精度不高的问题。
-
公开(公告)号：CN114743884A
公开(公告)日：2022-07-12
申请号：CN202210249629.4
申请日：2022-03-14
Applicant: 上海交通大学
IPC: H01L21/48 , H01L23/14 , H01L23/538 , H01L23/58
Abstract: 本发明提供一种基于光敏复合材料的三维硅基转接结构加工方法及装置，涉及晶圆级三维异质集成封装工艺技术领域，包括：步骤S1：在硅基衬底上制作正面保护膜和背面保护膜；步骤S2：在硅基衬底的背面制作波导金属侧壁，形成TSV盲槽；步骤S3：在硅基衬底的正面制作转接结构的背腔结构，并填充光敏复合材料；步骤S4：在背腔结构上方制备介质掩膜层，并在顶层介质层上方制作顶层金属图案；步骤S5：利用光刻掩膜与干法刻蚀进行体硅刻蚀并划片，得到完整转接结构。本发明能够极大缩减射频系统的整体尺寸，在实现小型化的同时提供了波导输出接口，提升互连自由度与灵活度。
-
公开(公告)号：CN113206067B
公开(公告)日：2022-09-09
申请号：CN202110483124.X
申请日：2021-04-30
Applicant: 上海交通大学
Abstract: 本发明提供了一种高功率防护电路及其制备方法，包括PIN限幅器、低噪声放大器、硅基，PIN限幅器的输出端与低噪声放大器的输入端通过接地共面波导相连接；PIN限幅器的输入端与低噪声放大器的输出端通过接地共面波导形成GSG结构，信号经过限幅器进入低噪声放大器；PIN限幅器和低噪声放大器安置在硅基的凹槽内，涂覆一层BCB作为介质，在BCB上制作金属层形成电气连接和输入输出结构。本发明封装后的防护模块尺寸小，信号传输性能优异，能有效提升低噪声放大器对高功率微波的防护能力。采用BCB埋置封装工艺减小了引线长度，降低了防护模块的插损。通过在低噪声放大器输入端放置PIN限幅器，可提升低噪声放大器的损毁阈值。
-
公开(公告)号：CN113206067A
公开(公告)日：2021-08-03
申请号：CN202110483124.X
申请日：2021-04-30
Applicant: 上海交通大学
Abstract: 本发明提供了一种高功率防护电路及其制备方法，包括PIN限幅器、低噪声放大器、硅基，PIN限幅器的输出端与低噪声放大器的输入端通过接地共面波导相连接；PIN限幅器的输入端与低噪声放大器的输出端通过接地共面波导形成GSG结构，信号经过限幅器进入低噪声放大器；PIN限幅器和低噪声放大器安置在硅基的凹槽内，涂覆一层BCB作为介质，在BCB上制作金属层形成电气连接和输入输出结构。本发明封装后的防护模块尺寸小，信号传输性能优异，能有效提升低噪声放大器对高功率微波的防护能力。采用BCB埋置封装工艺减小了引线长度，降低了防护模块的插损。通过在低噪声放大器输入端放置PIN限幅器，可提升低噪声放大器的损毁阈值。
-
公开(公告)号：CN110517961A
公开(公告)日：2019-11-29
申请号：CN201910776078.5
申请日：2019-08-21
Applicant: 上海交通大学
IPC: H01L21/50 , H01L21/66 , H01L21/98 , H01L25/065
Abstract: 本发明减小芯片埋置与光刻图形位置偏差的方法及装置，包括如下步骤：步骤1，在衬底上埋设芯片；步骤2，获取芯片的测量数据；步骤3，使用测量数据绘制上层图形的光刻掩模版版图；步骤4，得到上层图形。与现有技术相比，本发明具有如下的有益效果：在埋置芯片后，使用精密观测设备，测量芯片及其引脚的尺寸和相对位置，再使用测量数据或图片绘制光刻胶掩模版，解决因芯片埋置的误差，导致芯片引脚与其上层的光刻胶图形产生偏差，从而导致组件短路或断路的问题；本发明所增加的工艺步骤简单，很大地改善了晶圆级异质集成的封装工艺。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.017 seconds)
